

طراحی و تست مدارهای دیجیتال
مبتنی بر اتوماتای سلولی کوانتومی

ویراستاران
Fabrizio Lombardi
Jing Huang

مترجم
مرضیه نوحی

عنوان و نام پدیدآور	طراحی و تست مدارهای دیجیتال مبتنی بر اتوماتای سلولی کوانتومی / ویراستاران [فابریسیو لومباردی، جینگ هوانگ]؛ مترجم مرضیه نوحی.
مشخصات نشر	تهران: مرضیه نوحی، ۱۳۹۶.
مشخصات ظاهری	۴۰۰ ص.؛ مصور، جدول، نمودار.
شابک	۹۷۸-۶۰۰-۰۴-۶۶۱۰-۷
وضعیت فهرست نویسی	فیپا
یادداشت	Design and test of digital circuits by عنوان اصلی: quantum-dot cellular automata, C۷۰۰۸
موضوع	نقطه های کوانتومی
موضوع	Quantum dots
موضوع	الکترونیک رقمی -- طرح و ساختمان
موضوع	Digital electronics -- Design and construction
موضوع	الکترونیک رقمی -- آزمایش
موضوع	Digital electronics -- Testing
موضوع	نانوالکترونیک
موضوع	Nanoelectronic
موضوع	ماشین های خودکار سلولی
موضوع	Cellular automata
موضوع	سامپوتر ای کوانتومی
موضوع	Quantum computers
شناسه افزوده	لومباردی، فابریسیو، ۱۹۵۰ م.، ویراستار
شناسه افزوده	Lombardi, Fabrizio
شناسه افزوده	هوانگ، جینگ، ۱۹۷۰ م.، ویراستار
شناسه افزوده	Huang, Jing
شناسه افزوده	نوحی، مرضیه، ۱۳۶۶-، مترجم
رده بندی کنگره	۱۳۹۶ ط/۸۸/۷۸۷۴ K۷۸۷۴
رده بندی دیویی	۶۲۱/۳۹۵
شماره کتابشناسی ملی	۴۵۲۱۳۵۵

شناسنامه کتاب

نام کتاب	طراحی و تست مدارهای دیجیتال مبتنی بر اتوماتای سلولی کوانتومی
مولفان	Fabrizio Lombardi, Jing Huang
مترجم	مرضیه نوحی
چاپ اول	بهار ۱۳۹۶
تیراژ	۱۰۰۰ نسخه
چاپخانه	ناقوس
قیمت	۳۵۰۰۰ تومان
شابک	۹۷۸-۶۰۰-۰۴-۶۶۱۰-۷

شماره تماس جهت سفارش:

۰۹۱۰۰۷۳۸۹۶۷

تمام حقوق مادی محفوظ است.

مقدمه مترجم

این کتاب به منظور فراهم آوردن مرجعی جهت یادگیری طراحی و آنالیز مدارهای دیجیتال بر پایه اتوماتای سلولی کوانتومی تهیه شده است.

در این کتاب مروری بر دستگاه‌های الکترونیک نانوفناوری و QCA و مقایسه بین QCA و دیگر دستگاه‌های نانوفناوری ارائه می‌شود. طراحی ترکیبی QCA، تولید و نسل تست‌ها و قابلیت تست نیز ارائه می‌شود. سپس مدل‌های خطا و سخت‌افزار و ویژگی‌های نقص دروازه‌های QCA و ارتباطات بینابینی، و تاثیر آنها بر مدار نیز تشریح و مورد تجزیه و تحلیل قرار می‌گیرد. یک طرحواره زمان‌بندی دو بعدی برای سیستم‌های QCA با عملکرد بالا پیشنهاد می‌شود. طراحی QCA مدار مبتنی بر Tile و تحمل نقص QCA و همچنین طراحی متوالی QCA مبتنی بر FLIP-FLOP و تحلیل تست را در مدارهای QCA متوالی ارائه می‌شود. معماری‌های جدید برای QCA به نام معماری‌های موازی و سری طراحی منطبق با همانی و یک مدل QCA برای تجزیه و تحلیل محاسبه و انتشار انرژی با تمرکز بر کاربردهای محاسبه معکوس پذیر ارائه می‌گردد. در آخر به طرح تحمل نقص در مدارهای QCA معکوس‌پذیر پرداخته می‌شود.

تلاش بر آن بود که ترجمه‌ای شایسته ارائه شود، اما خالی از اشکال نباشد. نخواهد بود. امید است ضمن مفید واقع شدن اثر برای شما خوانندگان محترم در صورت برخورد با اشکالات احتمالی نظرات و پیشنهادهای ارزشمندتان را به ادرس پست الکترونیک زیر ارسال نمایید.

DATOQCABOOK@gmail.com

مرضیه نوحی

فهرست مطالب

صفحه

عنوان

فصل

۱۶		مقدمه
۱۷		۱-۱ چالش ها
۱۹		۱-۲ مروری بر پژوهش های قبل
۲۰		۱-۳ همکاری ها و مشارکت ها
۲۴		۱-۴ نمای کلی کتاب
۲۵		مراجع

فصل ۲

۲۸		مقدمه
۲۹		۲-۱ دستگاه های نانو الکترونیک
۲۹		۲-۱-۱ دستگاه های مبتنی بر نانولوله های کربنی
۳۱		۲-۱-۲ نانوسیم ها
۳۳		۲-۱-۳ دستگاه های الکترونیک مولکولی
۳۵		۲-۱-۴ دستگاه های تک الکترون
۳۶		۲-۱-۴-۱ جعبه تک الکترونی
۳۶		۲-۱-۴-۲ تراپ تک الکترونی
۳۷		۲-۱-۴-۳ پمپ و ترانستایل تک الکترونی
۳۸		۲-۱-۴-۴ ترانزیستورهای تک الکترون (SET)
۳۹		۲-۱-۵ دیوهای تانلینگ تشدید شده (RTD)
۴۰		۲-۱-۶ ترانزیستور چرخش
۴۱		۲-۲ تقاطع در مقیاس نانو

۴۴	 ۲-۳ معماری ها
۴۴	 ۲-۳-۱ معماری SET
۴۵	 ۲-۳-۲ معماری RTD
۴۶	 ۲-۳-۳ معماری نانو بافت ها
۴۸	 ۲-۳-۴ PLA نانو
۵۲	 مراجع

فصل ۳

۵۷	 مقدمه
۶۱	 ۳-۱ پیاده سازی QCA
۶۱	 ۳-۱-۱ QCA فیزی
۶۳	 ۳-۱-۲ QCA منطقی
۶۴	 ۳-۱-۳ QCA منطقی
۶۵	 ۳-۲ سنجش ساعتی
۶۹	 ۳-۳ اتصال مولکولی
۷۰	 ۳-۴ تجمیع و انتشار توان
۷۳	 ۳-۵ شبیه سازی های QCA
۷۳	 ۳-۵-۱ QCADesigner
۷۴	 ۳-۵-۱-۱ موتور شبیه سازی پایدار
۷۴	 ۳-۵-۱-۲ موتور شبیه سازی بردار انسجام
۷۵	 ۳-۶ مدارهای QCA
۸۱	 ۳-۷ مقایسه دستگاه های نانوفناوری
۸۲	 مراجع

فصل ۴

۸۸	 مقدمه
۸۸	 ۴-۱ طراحی منطقی ترکیبی مبتنی بر دروازه
۸۹	 ۴-۱-۱ طراحی مبتنی بر دروازه QCA با ابزارهای تجاری موجود برای ترکیب
۹۲	 ۴-۲ ترکیب منطقی
۹۲	 ۴-۲-۱ ترکیب منطقی مبتنی بر AND/OR

۹۳	 ۴-۲-۲ ترکیب منطقی مبتنی بر MV مورگا
۹۴	 ۴-۲-۳ ترکیب کننده منطقی Majority (MALS)
۹۴	 ۴-۳ طراحی ساختاری
۹۵	 ۴-۴ دروازه مبدل AND-OR
۹۵	 ۴-۴-۱ تشخیص ویژگی‌های دروازه AOI
۹۹	 ۴-۴-۲ تشخیص نقص دروازه AOI
۱۰۱	 ۴-۴-۳ ترکیب منطقی با استفاده از دروازه AOI
۱۰۶	 ۴-۴-۴ نتیجه گیری
۱۰۸	 مراجع

فصل ه

۱۱۰	 مقدمه
۱۱۰	 ۵-۱ تست سطح منطق
۱۱۱	 ۵-۱-۱ خواص تست STUCK-AT مدارهای مبتنی بر MV
۱۱۵	 ۵-۱-۲ مجموعه تست برای MVS ها
۱۱۷	 ۵-۱-۳ تست پذیری C برای طراحی مبتنی بر MV
۱۱۹	 ۵-۲ تشخیص ویژگی‌های نقص دستگاه‌ها
۱۲۲	 ۵-۲-۱ موتورهای شبیه سازی
۱۲۳	 ۵-۲-۲ تحلیل نقص MV
۱۲۳	 ۵-۲-۲-۱ جایجایی و ناهم‌سویی سلول
۱۲۵	 ۵-۲-۲-۲ تحلیل نقص سلول‌های اضافه یا سلول‌های نادرست
۱۲۵	 ۵-۲-۲-۳ تحلیل نقص چرخش MV
۱۲۸	 ۵-۲-۳ تحلیل نقص ارتباط بینایی
۱۲۸	 ۵-۲-۳-۱ نقص جایجایی
۱۳۰	 ۵-۲-۳-۲ نقص سلول اضافه یا نادرست
۱۳۴	 ۵-۲-۴ تحلیل احتمال و تست
۱۳۶	 ۵-۲-۴-۱ رای دهندگان اکثریت
۱۳۶	 ۵-۲-۴-۲ مبدل‌ها
۱۳۷	 ۵-۲-۴-۳ سیم مستقیم
۱۳۷	 ۵-۲-۴-۴ سیم L شکل
۱۳۷	 ۵-۲-۴-۵ گنجایش خروجی
۱۳۸	 ۵-۲-۴-۶ تقاطع

۱۴۰	۵-۲-۵ تحلیل نقص ها و تست مدارهای QCA
۱۴۱	۵-۲-۵-۱ EXOR دروازه
۱۴۳	۵-۲-۵-۲ تمام جمع کننده
۱۵۰	۵-۲-۵-۳ کد گشای 4-10-2
۱۵۲	۵-۲-۶ مقیاس بندی در حضور نقص ها
۱۵۴	۵-۲-۶-۱ MV
۱۵۸	۵-۲-۶-۲ INV
۱۵۹	۵-۲-۷ نتیجه گیری
۱۶۱	مراجع

فصل

۱۶۳	مقدمه
۱۶۴	۶-۱ تحلیل زمان بندی
۱۶۶	۶-۲ زمان بندی (QCA) در بعدی
۱۷۲	۶-۳ زمان بندی QCA سوچ در بعدی
۱۷۸	۶-۴ نمونه های مدارهای QCA
۱۸۱	۶-۵ مسیرهای بازخورد
۱۸۳	۶-۶ نتایج شبیه سازی
۱۸۳	۶-۶-۱ مالتی پلکسر ۲-۱
۱۸۴	۶-۶-۲ جمع کامل یک بیتی
۱۸۴	۶-۶-۳ RS Flip-Flap
۱۸۵	۶-۷ نتیجه گیری
۱۹۲	مراجع

فصل ۷

۱۹۲	مقدمه
۱۹۷	۷-۱ طراحی QCA با فرایند tiling
۲۰۰	۷-۲ تحلیل شبکه FP
۲۰۳	۷-۳ tileهایی بر اساس شبکه های ۳x۳
۲۰۴	۷-۳-۱ Tile قطری

۲۰۸	Fan-ut Tile با دو
۲۱۲	Tile پایه
۲۱۴	Fan-in tile
۲۱۶	Fan-out tile سه تایی
۲۱۸	۷-۴ تجزیه و تحلیل نتایج
۲۱۹	۷-۴-۱ انتخاب پیکره بندی
۲۲۰	۷-۵ تحلیل منطقی
۲۲۴	۷-۶ نمونه‌های مدارهای QCA
۲۲۴	۷-۶-۱ جمع کامل یک بیت
۲۲۶	۷-۶-۱ جستجوگر برابری
۲۳۰	۷-۶-۲ کد ۲-4
۲۳۲	۷-۶-۴ 1 Ml
۲۳۴	۷-۷ نتیجه گیری
۲۳۶	مراجع

فصل ۸

۲۳۸	مقدمه
۲۳۹	۸-۱ Flip-flap نوع RS و D در ACA
۲۴۱	۸-۱-۱ تشخیص ویژگی‌های نقص در RS FF
۲۴۴	۸-۲ محدودیت‌های زمان‌بندی در طراحی متوالی QCA
۲۴۵	۸-۲-۱ محدودیت‌های زمان‌بندی با بهره‌گیری از RS FF
۲۴۶	۸-۲-۲ محدودیت‌های زمان‌بندی با استفاده از D FF
۲۴۶	۸-۳ الگوریتم تخصیص پهنه زمان بندی
۲۴۶	۸-۳-۱ نمای کلی الگوریتم
۲۴۹	۸-۳-۲ جزئیات الگوریتم
۲۵۲	۸-۳-۳ الگوریتم مورد استفاده برای دستگاه هم سطح
۲۵۳	۸-۳-۴ نمونه‌های مدارهای QCA
۲۵۵	۸-۴ تشخیص ویژگی‌های نقص مدارهای متوالی QCA
۲۶۴	۸-۵ مباحثه و نتیجه گیری
۲۷۰	مراجع

۲۷۲	مقدمه
۲۷۲	۹-۱ حافظه QCA
۲۷۴	۹-۲ مروری بر حافظه‌های QCA
۲۷۷	۹-۳ معماری موازی حافظه
۲۷۷	۹-۳-۱ طراحی پیشنهادی برای حافظه موازی QCA
۲۸۱	۹-۳-۲ ملاحظات زمان بندی
۲۸۳	۹-۳-۳ بحث و مقایسه
۲۸۷	۹-۳-۴ شبیه سازی
۲۹۰	۹-۴ معماری سری حافظه
۲۹۰	۹-۴-۱ طراحی حافظه با tiling
۲۹۳	۹-۴-۲ زمان بندی
۲۹۶	۹-۴-۳ QCA های ۱'e
۲۹۹	۹-۴-۴ شبیه سازی
۳۰۲	۹-۴-۴-۱ مقایسه
۳۰۳	۹-۴-۴-۲ ملاحظات "خبر"
۳۰۶	۹-۴-۴-۳ کد گشایی آدرس
۳۱۱	۹-۴-۴-۴ تراکم حافظه
۳۱۲	۹-۴-۵ نتیجه گیری
۳۱۳	مراجع

فصل ۱۰

۳۱۵	مقدمه
۳۱۵	۱۰-۱ دروازه جهانی
۳۱۸	۱۰-۲ طراحی دروازه جهانی
۳۱۸	۱۰-۲-۱ ترکیب مبتنی بر AND/OR
۳۱۹	۱۰-۲-۲ ترکیب مبتنی بر MV
۳۲۳	۱۰-۳ LUT مبتنی بر حافظه
۳۲۷	۱۰-۴ LUT مبتنی بر MUX
۳۲۹	۱۰-۵ بحث و نتیجه گیری
۳۳۱	مراجع

فصل ۱۱

۳۳۳	 مقدمه
۳۳۴	 ۱۱-۱ مروری بر محاسبات معکوس پذیر
۳۳۶	 ۱۱-۲ مدل مکانیکی
۳۳۷	 ۱۱-۲-۱ مدل سلول QCA
۳۴۰	 ۱۱-۲-۲ انرژی در حالت پایدار برای دستگاه‌های QCA
۳۴۴	 ۱-۳ انتی بی و تحلیل ائتلاف انرژی
۳۴۴	 ۱۱-۲-۱ عملیات سلول مکانیکی
۳۴۹	 ۱۱-۴ طرحواره‌های زمان‌بندی لاندرو و بنت
۳۵۲	 ۱۱-۵ نتیجه گیر
۳۵۵	 مراجع

فصل ۱۲

۳۵۷	 مقدمه
۳۵۸	 ۱۲-۱ تکنیک‌های افزودنی سخت افزاری
۳۶۳	 ۱۲-۲ تکنیک Maj-MUX در QCA
۳۶۴	 ۱۲-۲-۱ ظرفیت تحمل خطا
۳۶۴	 ۱۲-۲-۱-۱ واحد MUX کامل
۳۶۶	 ۱۲-۲-۱-۲ واحد MUX غیر کامل
۳۶۷	 ۱۲-۲-۲ سرعت باز یابی تسهیم
۳۶۹	 ۱۲-۲-۳ جمع بندی
۳۷۰	 ۱۲-۳ تلورانس خطا و محاسبه معکوس
۳۷۲	 ۱۲-۴ ائتلاف انرژی سیستم‌های MV-MUX
۳۷۲	 ۱۲-۴-۱ سیستم بدون خطا
۳۷۴	 ۱۲-۴-۲ ائتلاف در تصحیح خطا
۳۷۴	 ۱۲-۴-۲-۱ سیستم با مدول‌های محاسباتی خطا دار
۳۷۵	 ۱۲-۴-۲-۲ سیستم با MV، خطا دار و مدول‌های محاسباتی خطا دار
۳۷۶	 ۱۲-۴-۲-۳ سیستم با MV، مدول‌های محاسباتی و واحدهای تسهیم خطا دار
۳۷۶	 ۱۲-۴-۲-۴ جمع بندی

۳۷۹	 ۵-۱۲ نتیجه گیری
۳۸۰	 مراجع

فصل ۱۳

۳۸۲	 مقدمه
-----	-------------

پیوست اول

۳۸۵	 مقدمه
۳۸۸	 مراجع

پیوست دوم

۳۹۰	 مقدمه
۳۹۰	 B-1 اعتبار سنجی تحلیل انرژی استاتیک
۳۹۰	 B-2 اعتبار سنجی تحلیل اتلاف
۳۹۴	 مراجع

پیوست سوم

۳۹۶	 مقدمه
-----	-------------

۴۰۰	 واژگان
-----	--------------