

زبان توصیف سخت افزار VHDL و مبانی FPGA

(مباحث ویژه در مهندسی برق و کامپیوتر)

حسین پورقاسم

(عضو هیئت علمی دانشگاه آزاد اسلامی واحد نجف آباد)

امید شریفی تهرانی

محمد اشتری

■ دانشگاه آزاد اسلامی واحد نجف آباد ■

سرشناسه	: پورقاسم، حسین، ۱۳۵۸ -
عنوان و نام پدیدآور	: زبان توصیف سخت‌افزار VHDL و مبانی FPGA (مباحث ویژه در مهندسی برق و کامپیوتر) / حسین پورقاسم، امید شریفی‌تهرانی، محمد اشتری.
مشخصات نشر	: نجف آباد: دانشگاه آزاد اسلامی (نجف‌آباد)، ۱۳۹۰.
مشخصات ظاهری	: ۲۶۰ص: مصور، جدول.
شابک	: 978-964-10-0574-2
یادداشت	: کتابنامه.
موضوع	: تراشه‌های برنامه‌پذیر اف. پی. جی. ا
موضوع	: پیش‌نمونه‌های مهندسی
موضوع	: وی. ای. دی. ال (زبان توصیفی سخت‌افزار)
شناسه افزوده	: شریفی‌تهرانی، امید، ۱۳۶۳ -
شناسه افزوده	: اشتری، محمد، ۱۳۶۳ -
شناسه افزوده	: دانشگاه آزاد اسلامی، واحد نجف‌آباد
رده بندی کنگره	: ۱۳۹۰ پ ۹۷۸/۷۸۹۵/ت ۴
رده بندی دیویی	: ۶۲۱/۳۹۵
شماره کتابشناسی ملی	: ۲۴۱۲۵۷۱



زبان توصیف سخت‌افزار VHDL و مبانی FPGA

مولفین: دکتر حسین پور قاسم - مهندس امید شریفی تهرانی

مهندس محمد اشتری

ناشر: انتشارات دانشگاه آزاد اسلامی واحد نجف‌آباد

نوبت چاپ: ۱

سال نشر: ۱۳۹۰

شمارگان: ۲۰۰۰ جلد

تعداد صفحات: ۲۶۰ ص

لینوگرافی: ثامن

چاپ: کنکاش

صحافی: سید

ناظر فنی: سید محسن کاظمی

قطع چاپ: وزیری

قیمت: ۵۰۰۰ تومان

شابک: ۹۷۸-۹۶۴-۱۰-۰۵۷۴-۲

نشانی: نجف آباد، دانشگاه آزاد اسلامی واحد نجف‌آباد، معاونت پژوهشی، مرکز انتشارات، تلفن: ۰۳۳۱-۳۳۹۱۱۱۰

حق چاپ و هر گونه کپی برداری برای ناشر محفوظ است.

فهرست □

فصل اول

۱۵	۱-۱-۱۰ قابلیت برنامه ریزی
۱۷	۲-۱-۱۰ معرفی PLD
۱۷	۱-۲-۱۰ امنیت طرح
۱۷	۲-۲-۱۰ تراشه های قابل برنامه ریزی
۱۷	۳-۲-۱۰ چگونه می توان یک اتصال را روی تراشه تغییر داد
۱۹	۴-۲-۱۰ روش های دیگر آرایش دهی چه می باشد؟
۲۲	۳-۱۰-۱ آشنایی با PLD
۲۲	۱-۲-۱۰ PLD ایده آل
۲۲	۲-۳-۱۰ اولین PLD
۲۳	۳-۳-۱۰ ساختمان PLA چه می باشد؟
۲۵	۴-۱۰-۱ CPLD
۲۸	۵-۱۰-۱ نگاه دقیق تری به CPLD
۲۸	۱-۵-۱۰ کارایی CPLD ها
۳۰	۲-۵-۱۰ قدم بعدی چیست؟
۳۱	۶-۱۰-۱ اختراع FPGA
۳۱	۱-۶-۱۰ محدودیت CPLD
۳۱	۲-۶-۱۰ FPGA
۳۳	۳-۶-۱۰ FPGA ها چگونه آرایش می پذیرند؟
۳۳	۴-۶-۱۰ FPGA های دارای SRAM
۳۴	۵-۶-۱۰ FPGA های دارای آنتی فیوز
۳۵	۶-۶-۱۰ چرا آنتی فیوز؟
۳۶	۷-۱۰-۱ به کجا رسیده ایم؟

فصل دوم

۴۱	۱-۲۰-۱ مراحل طراحی سیستم توسط تراشه های برنامه پذیر
۴۱	۱-۲۰-۱-۱ ایجاد طرح

۴۳	 شبیه‌سازی ۲-۱-۲۰■
۴۴	 ترکیب طرح ۳-۱-۲۰■
۴۴	 پیاده‌سازی ۴-۱-۲۰■
۴۵	 برنامه‌ریزی تراشه ۵-۱-۲۰■

فصل سوم

۴۹	 مفاهیم و ساختارهای زبان VHDL ۳۰-۲۰■
۴۹	 تاریخچه ۱-۳۰■
۵۱	 موجودیت ۲-۳۰■
۵۳	 معماری ۳-۳۰■
۵۵	 مفهوم همزمانی ۴-۳۰■
۵۷	 عبارات انتساب سیگنال همزمان ۵-۳۰■
۵۷	 انتساب سیگنال ساده ۱-۵-۳۰■
۵۷	 انتساب سیگنال شرطی ۲-۵-۳۰■
۵۸	 انتساب سیگنال انتخابی ۳-۵-۳۰■
۶۰	 پروسیسها ۶-۳۰■
۶۲	 ساختارها و عبارات مورد استفاده در پروسیسها ۱-۶-۳۰■
۶۲	 عبارت IF ۱-۱-۶-۳۰■
۶۴	 عبارت case ۲-۱-۶-۳۰■
۶۶	 عبارت null ۳-۱-۶-۳۰■
۶۶	 عبارت wait ۴-۱-۶-۳۰■
۶۷	 عناصر مورد استفاده در زبان VHDL ۷-۳۰■
۷۱	 انواع داده‌ها در زبان VHDL ۸-۳۰■
۸۰	 تبدیل انواع داده‌ها ۹-۳۰■
۸۱	 ویژگیهای سیگنال و داده‌ها ۱۰-۳۰■
۸۳	 عملگرها در زبان VHDL ۱۱-۳۰■
۸۸	 توصیفهای جریان داده، رفتاری و ساختاری ۱۲-۳۰■
۸۹	 نمونه سازی اجزا ۱۳-۳۰■
۹۴	 ساختارهای تکرار ۱۴-۳۰■
۹۴	 عبارات حلقه ۱-۱۴-۳۰■

۹۷	 Generate عبارت ۲-۱۴-۳۰۰
۹۹	 توابع ۳-۱۴-۳۰۰
۱۰۲	 رویه‌ها ۴-۱۴-۳۰۰
۱۰۴	 بسته‌ها و کتابخانه‌ها ۱۵-۳۰۰
۱۰۷	 مدل‌سازی ماشینهای حالت ۱۶-۳۰۰
۱۱۱	 Alias عبارت ۱۷-۳۰۰
۱۱۲	 عبارت و ساختارهای مورد استفاده در شبیه‌سازی ۱۸-۳۰۰
۱۱۲	 مدل کردن تاخیر مدار ۱-۱۸-۳۰۰
۱۱۴	 Assert عبارت ۲-۱۸-۳۰۰
۱۱۴	 تست‌های آزمایش ۳-۱۸-۳۰۰
	فصل چهارم
۱۲۱	 معرفی واحد DCM در تراشه های FPGA (سری SPARTAN-3E) ۱-۴۰۰
۱۲۲	 Digital Clock Managers (DCMs) ۱-۱-۴۰۰
۱۲۲	 DCM وظایف واحد ۲-۱-۴۰۰
۱۲۳	 بی ثباتی کلاک (Clock Jitter) ۳-۱-۴۰۰
۱۲۳	 ضرب و تقسیم فرکانس ۴-۱-۴۰۰
۱۲۳	 انتقال فاز ۵-۱-۴۰۰
۱۲۴	 DCM اجزای ۶-۱-۴۰۰
۱۲۴	 DLL واحد ۷-۱-۴۰۰
۱۲۵	 پالس های ساعت ورودی و خروجی DLL ۸-۱-۴۰۰
۱۲۸	 Digital Frequency Synthesizer (DFS) واحد ۹-۱-۴۰۰
۱۲۹	 DFS خروجی های ۱۰-۱-۴۰۰
۱۲۹	 DFS Attributes ۱۱-۱-۴۰۰
۱۳۰	 DFS فرکانس خروجی ۱۲-۱-۴۰۰
۱۳۰	 عملکرد DFS همراه با DLL و بدون DLL ۱۳-۱-۴۰۰
۱۳۰	 اتصالات پایه های ورودی ۱۴-۱-۴۰۰
۱۳۱	 سیگنال های وارد شونده به تراشه ۱۵-۱-۴۰۰
۱۳۱	 اتصالات در پایه های معمولی ۱۶-۱-۴۰۰

۱۳۱	۱۷-۱-۴۰۰- اتصالات در پایه های پالس ساعت
۱۳۴	۱۸-۱-۴۰۰- اتصالات پایه های ورودی پالس ساعت
۱۳۵	۱۹-۱-۴۰۰- BUFGMUX -المان
۱۳۸	۲-۴۰۰- موارد اضافه شده در VHDL93

فصل پنجم

۱۴۵	۱-۵۰۰- مروری بر هسته تقسیم کننده FPGAهای Xilinx
۱۴۷	۲-۱-۵۰۰- شرح مختصر
۱۵۰	۳-۱-۵۰۰- خلاصه ای از مشخصات روش نقطه اعشار ثابت
۱۵۰	۴-۱-۵۰۰- موجودیت هسته تقسیم نقطه ثابت
۱۵۳	۵-۱-۵۰۰- موجودیت هسته تقسیم نقطه شناور
۱۵۵	۶-۱-۵۰۰- Latency , Throughput , Timing
۱۵۶	۲-۵۰۰- منابع ولتاژی و نحوه پیکربندی
۱۵۶	۱-۲-۵۰۰- منابع ولتاژی در Spartan-3E
۱۵۸	۲-۲-۵۰۰- حالت پیکربندی سریال اصلی
۱۶۲	۳-۲-۵۰۰- اتصالات حالت سریال اصلی
۱۶۷	۴-۲-۵۰۰- پیشرف های جدید در FPGA

پیوست الف

۱۷۱	۱-الف- نحوه ی شبیه سازی با نرم افزار Active Hdl 6.3
۱۸۴	۲-الف- شبیه سازی و پیاده سازی در نرم افزار Xilinx ISE 9.2
۱۹۴	۳-الف- نحوه ترکیب کردن با نرم افزار Leonardo
۲۰۳	۴-الف- نحوه شبیه سازی در نرم افزار Model Sim
۲۱۷	۵-الف- نحوه شبیه سازی با نرم افزار Riviera pro

پیوست ب

۲۳۱	□□ مثالهای آموزشی
۲۵۵	□□ تمرین ها
۲۵۶	□□ مراجع
۲۵۸	□□ فهرست واژگان فارسی به انگلیسی

پیش گفتار

امروزه برای توصیف، طراحی و شبیه‌سازی مدارهای دیجیتال از زبان توصیف سخت‌افزار VHDL استفاده می‌شود. این زبان نسبت به زبانهای دیگر از محبوبیت بیشتری در بین متخصصان برخوردار است. زبان VHDL در سال ۱۹۸۷ به صورت استاندارد IEEE درآمد و در سال ۱۹۹۳ بازبینی و تکمیل شد. در سالهای ۲۰۰۲ و ۲۰۰۶ نیز نسخه های دیگری از این زبان تولید شد و اکنون در سال ۲۰۰۸ آخرین نسخه ی زبان VHDL تولید شده است.

در این کتاب ابتدا به صورت مختصر در مورد سخت‌افزار CPLD و سیر تکاملی آن تا FPGA صحبت خواهد شد. در ادامه زبان توصیف سخت‌افزار VHDL مورد بررسی قرار خواهد گرفت. سپس موارد اضافه شده به زبان VHDL در نسخه ۹۳ به همراه چندین مثال آموزشی، واحد DCM در تراشه های سری SPARTAN3E و هسته تقمیم کننده تراشه های Xilinx به عنوان نمونه‌ای از هسته‌ها توضیح داده می‌شود و سپس مبحث Powering و پیکربندی بیان می‌گردد. در پایان نیز نحوه شبیه سازی با نرم افزارهای ISE, ModelSim, ActiveHDL, Riviera-Pro و پیاده سازی با نرم افزارهای Leonardo و ISE بیان خواهند گشت.

امید است این کتاب مورد استفاده محققان قرار گرفته و بتواند در پیشرفت علمی ایشان مثرتر باشد. از آقای علی میرزائیان دانشجوی رشته سخت‌افزار دانشگاه صنعتی اصفهان به خاطر همکاری ایشان سپاسگزاریم. باعث افتخار است که خوانندگان محترم با نظرات و پیشنهادات خود جهت ارتقاء کیفی این کتاب ما را یاری رسانند.