

طراحی دیجیتال

ویراست پنجم

مترجمین

دکتر محمد یعقوبی فر

محمدرئوف زهتاییان شهریاری

مجتبی کمال زاده



انتشارات سهادانش

سرشناسه	Mano, M. Morris
عنوان و نام پدیدآور	طراحی دیجیتال / [تألیف موریس مانو] مترجمین دکتر محمد یعقوبی فر، محمدحرفوف
مشخصات نشر	زهتابیان شهریار، مجتبی کمالزاده
مشخصات ظاهری	تهران: سهادانش، ۱۳۹۲.
شابک	۴۹۹ ص.
وضعیت فهرست‌نویسی	۹۷۸-۶۰۰-۱۸۱-۰۹۶-۱
یادداشت	فیبا
یادداشت	عنوان اصلی: Digital design: with an introduction to the verilog hdl, 5th ed, c2007.
موضوع	عنوان دیگر: طراحی دیجیتال (مدار منطقی)
موضوع	کامپیوترهای رقمی -- مدارها
شناسه افزوده	مدارهای منطقی
شناسه افزوده	چیتلی، مایکل دی.
رده‌بندی کنگره	Ciletti, Michael D
رده‌بندی دیویی	TK ۸۸۸۷/۴/ م ۲ ط ۴ ۱۳۹۲
شماره کتابشناسی ملی	۳۹۵/۶۲۱
	۳۸۸۸۲

این اثر، مشمول قانون حمایت مؤلفان و مصنفان و هنرمندان مصوب ۱۳۴۸ است هر کس تمام یا قسمتی از این اثر را بدون اجازه (ناشر) نشر یا بخش یا عرضه کند مورد پیگرد قانونی قرار خواهد گرفت.



سهادانش

مرکز بخش، میدان انقلاب - اول کارگر جنوبی - کوچه رشتچی - رویروی دانشگاه علمی کاربردی - پلاک ۴
تلفن و فکس: ۶۶۵۶۹۸۸۱-۳
هشماره: ۰۹۱۲۱۲۶۱۴۱۹

طراحی دیجیتال (مدار منطقی)

مترجمین	دکتر. مجتبی یعقوبی فر، محمدحرفوف زهتابیان شهریار، مجتبی کمالزاده
ناشر	انشارات سهادانش (عضو انجمن ناشران دانشگاهی)
ناظر فنی چاپ و طراحی جلد	علی ربانی
حروف‌نگار - صفحه‌آرا و ترسیم شکل	آیه آجرو - فاطمه آجرو - محمد جوینده
نوبت چاپ	۱۳۹۲
نیراز	۱۰۰ نسخه
قیمت یا CD	۱۵۰۰۰ ریال

فروشگاه شماره ۱، خیابان انقلاب - پینش خیابان ۱۲ فروردین - پلاک ۱۴۴۴ - کتابفروشی الیاس تلفن: ۶۶۴۰۵۰۸۴
فروشگاه شماره ۲، میدان انقلاب بازار بزرگ کتاب - طبقه زیرین - پلاک ۳ - کتابفروشی برادران تلفن: ۶۶۹۶۲۸۴۲

شابک: 978-600-181-096-1

www.sohadanesh.ir
فروشگاه اینترنتی
پست الکترونیکی: info@sohadanesh.ir
کلیه حقوق این کتاب برای سهادانش محفوظ است.

پیشگفتار

یکی از راه‌های تقرب به ذات اقدس علم است، علمی که انسان خداپرست در ذره ذره‌اش نشانی از آفریدگار می‌بیند و هر چه عملش افزون گردد تقریبش به خدای تعالی بیشتر می‌شود.

کتاب حاضر، ترجمه ویرایش پنجم از کتاب Digital Design نوشته M.MORRIS MANO و MICHAEL D.CILETTI می‌باشد که در دانشگاه‌های کشور با نام طراحی دیجیتال یا مدار منطقی برای دانشجویان گرایش‌های مختلف برق و کامپیوتر تدریس می‌شود. در بین منابع مختلفی که برای درس طراحی دیجیتال (مدار منطقی) وجود دارد این کتاب بعلت سادگی و روانی نگارش بیشتر مورد استفاده قرار می‌گیرد. به همین دلیل سعی شده که در ترجمه کتاب رعایت امانت لحاظ گردد.

امید است کتابی که اینک به زبان فارسی در دسترس دانشجویان و اساتید محترم قرار گرفته است سهم موثری در راه گسترش دانش فنی مدارهای منطقی و دیجیتال داشته باشد. بعلت آنکه تشریح مسائل انتهای فصول این کتاب توسط انتشارات سہادانش چاپ گردیده و مورد استقبال فراوان قرار گرفته است، بخش پاسخ به مسائل انتخابی در انتهای کتاب آورده نشده است و دانشجویان محترم در صورت لزوم می‌توانند از کتاب تشریح مسائل استفاده کنند.

در پایان از انتشارات سہادانش و مدیریت محترم این انتشارات که چاپ این کتاب را برعهده گرفته‌اند قدردانی می‌نماییم.

فهرست مطالب

۱۱	۱-۱ سیستم‌های دیجیتال
۱۲	۱-۲ اعداد دودویی
۱۴	۱-۳ تبدیلات مبنای اعداد
۱۶	۱-۴ اعداد مبنای هشت و شانزده
۱۸	۱-۵ مکمل‌های اعداد
۲۲	۱-۶ اعداد دودویی علامت‌دار
۲۵	۱-۷ کدهای دودویی
۳۳	۱-۸ حافظه‌ها و ثبات‌های دودویی

۴۵	۲-۱ مقدمه
۴۵	۲-۲ تعریف‌های اولیه
۴۷	۲-۳ تعریف اصول جبر بول
۴۹	۲-۴ تئوری‌ها یا خواص اصلی جبر بول
۵۲	۲-۵ توابع بول
۵۷	۲-۶ فرم‌های متعارف و استاندارد
۶۳	۲-۷ سایر عملیات منطقی
۶۵	۲-۸ گیت‌های منطقی دیجیتال
۷۱	۲-۹ مدارهای مجتمع

۷۹	۳-۱ مقدمه
۷۹	۳-۲ روش دیاگرام یا جدول کارنو
۸۵	۳-۳ جدول چهار متغیره
۹۰	۳-۴ ساده‌سازی تابع حاصل ضرب مجموعه‌ها
۹۳	۳-۵ حالات بی‌اهمیت

95	۳-6 پیاده‌سازی گیت‌های NOR و NAND
102	۳-7 سایر پیاده‌سازی‌های دو طبقه
106	۳-8 تابع XOR
112	۳-9 زبان توصیف سخت‌افزاری

۱۲۹	۴-۱ مقدمه
۱۲۹	۴-۲ مدارهای ترکیبی
۱۳۰	۴-۳ روش تحلیل
۱۳۳	۴-۴ فرآیند طراحی
۱۳۷	۴-۵ جمع‌کننده و تفریق‌گر دودویی
۱۴۶	۴-۶ جمع‌کننده دهدهی
۱۴۹	۴-۷ ضرب‌کننده دودویی
۱۵۱	۴-۸ مقایسه‌گر مقدار
۱۵۲	۴-۹ دیکدرها
۱۵۷	۴-۱۰ انکدرها
۱۵۹	۴-۱۱ مولتی پلکسرها
۱۶۵	۴-۱۲ مدل‌های HDL برای مدارهای ترکیبی

۱۹۱	۵-۱ مقدمه
۱۹۱	۵-۲ مدارهای ترتیبی
۱۹۳	۵-۳ عناصر ذخیره کننده: لچها
۱۹۷	۵-۴ عناصر ذخیره سازی: فلیپ فلاپها
۲۰۴	۵-۵ تحلیل مدارهای ترتیبی ساعت دار
۲۱۵	۵-۶ مدل های HDL قابل ترکیب مدارهای ترتیبی
۲۲۹	۵-۷ کاهش و تخصیص حالت
۲۲۴	۵-۸ روند طراحی

۲۵۳	۶-۱ ثباتها
۲۵۶	۶-۲ شیفت رجیسترها
۲۶۴	۶-۳ شمرندههای موجی
۲۶۹	۶-۴ شمارندههای همزمان
۲۷۶	۶-۵ شمارندههای دیگر
۲۸۱	۶-۶ HDL برای ثباتها و شمارندهها

299	۷-۱ مقدمه
300	۷-۲ حافظه با دستیابی تصادفی
306	۷-۳ دیکد کردن حافظه
311	۷-۴ آشکارسازی و تصحیح خطا
314	۷-۵ حافظه فقط خواندنی
320	۷-۶ آرایه منطقی برنامه‌پذیر
324	۷-۷ منطق آرایه‌ای قابل برنامه‌ریزی
326	۷-۸ وسایل قابل برنامه‌ریزی ترکیبی

349	۸-۱ مقدمه
349	۸-۲ سطح انتقال ثبات (RTL)
351	۸-۳ سطح انتقال ثبات در HDL
360	۸-۴ ماشین‌های الگوریتم حالت (ASM)
367	۸-۵ مثال طراحی
376	۸-۶ توصیف HDL مثال طراحی
386	۸-۷ ضرب‌کننده دودویی ترکیبی
392	۸-۸ مدار کنترل

397	۸-۹ توصیف HDL ضرب کننده دودویی
406	۸-۶۰ طراحی با مالتی پلکسر
418	۸-۱۱ طراحی بدون رقابت
419	۸-۱۲ طراحی بدون لچ
420	۸-۱۳ دیگر ویژگی های زبان

۹ تمرینات آزمایشگاهی با ICهای استاندارد و FPGA ها ۴۳۳

۴۳۳	۹-۱ صقدهای بر آزمایش ها
438	۹-۲ آزمایش ۱: اعداد دودویی و دهدهی
441	۹-۳ آزمایش ۲: گیت های منطقی دیجیتال
442	۹-۴ آزمایش ۳: ساده سازی توابع بولی
444	۹-۵ آزمایش ۴: مدارهای ترکیبی
446	۹-۶ آزمایش ۵: تبدیل کننده های کد
448	۹-۷ آزمایش ۶: طراحی با مالتی پلکسر
449	۹-۸ آزمایش ۷: جمع کننده ها و تفریق کننده ها
452	۹-۹ آزمایش ۸: فلیپ فلاپ ها
455	۹-۱۰ آزمایش ۹- مدارهای ترتیبی
۴۵۶	۹-۱۱ آزمایش ۱۰: شمارش گر ها

۴۵۷	۹-۱۲ آزمایش ۱۱: شیفت رجیستر
۴۶۱	۹-۱۳ آزمایش ۱۲: جمع سری
۴۶۱	۹-۱۴ آزمایش ۱۳: واحد حافظه
۴۶۳	۹-۱۵ آزمایش ۱۴: هندبال لامپی
۴۶۷	۹-۱۶ آزمایش ۱۵: تولید پالس ساعت
۴۶۹	۹-۱۷ آزمایش ۱۶: جمع کننده موازی و انباره
۴۷۱	۹-۱۸ آزمایش ۱۷: ضرب کننده دودویی
	۹-۱۹ آزمایش‌های شبیه‌سازی VERILOG HDL و نمونه‌سازی سریع با FPGA
۴۷۵	

۴۸۱	۱۰-۱ نمادهای مستطیل شکل
۴۸۳	۱۰-۲ نمادهای مصوب
۴۸۶	۱۰-۳ نمادسازی وابستگی
۴۸۸	۱۰-۴ نمادها برای قطعات ترکیبی
۴۹۰	۱۰-۵ نماد برای فلیپ فلاپ‌ها
۴۹۲	۱۰-۶ نماد برای ثبات‌ها
۴۹۵	۱۰-۷ نماد برای شمارنده‌ها
۴۹۷	۱۰-۸ نماد برای RAM