

طراحی خودکار مدارهای دیجیتال

FPGA

VHDL

MAX + PLUS II

تألیف: حسین صباغیان بیگدلی

عضو هیئت علمی دانشگاه کاشان

انتشارات جنگل

۱۳۸۴

صباغیان بیدگلی، حسین، ۱۳۵۰-

طراحی خودکار مدارهای دیجیتال: FPGA, VHDL, MAX ...

(اف. پی. جی. ای. وی. ایچ. دی. ال. ...) / مولف حسین صباغیان بیدگلی.

تهران: جنگل، ۱۳۸۴.

۳۲۶ ص.: مصور، جدول.

ISBN: 964-8917-18-3

فهرست نویسی براساس اطلاعات فیبا.

کتابنامه: ص. ۳۲۶.

۱. الکترونیک رقمی -- داده پرداززی. ۲. مدارهای مجتمع -- داده

پرداززی. ۳. نرم افزار مکس پلاس تو. ۴. وی. ایچ. دی. ال (زبان توصیفی

سخت افزار). الف. عنوان.

۶۲۱/۳۹۵

TK۷۸۶۸/۷ص۲

۸۴-۲۲۰۳۹م

کتابخانه ملی ایران

نام کتاب: طراحی خودکار مدارهای دیجیتال

مولف: حسین صباغیان بیدگلی

ناشر: انتشارات جنگل

قطع و تیراژ: وزیری، ۱۵۰۰ نسخه

نوبت و سال چاپ: اول، ۱۳۸۴

ویراستار علمی: علیرضا فرجی

ویراستار ادبی: عباس حسین آبادی

لیتوگرافی: واصف ۶۶۹۳۸۹۰۶

قیمت: ۲۷۰۰۰ ریال

شابک: ۹۶۴-۸۹۱۷-۱۸-۳

تلفن: ۶۶۴۹۵۲۷۵-۶۶۴۸۲۸۳۰

"حق چاپ برای ناشر محفوظ است"

پیشگفتار.....	۱۵
فصل اول: مقدمه و تعاریف اساسی.....	۱۷
۱-۱ طراحی خودکار.....	۱۷
۲-۱ نمونه اولیه.....	۱۸
۳-۱ تولید.....	۱۸
۴-۱ ابزارهای طراحی بکمک کامپیوتر.....	۲۰
۵-۱ مدلسازی سخت افزار.....	۲۰
۶-۱ سطوح مختلف انتزاع.....	۲۱
۷-۱ نمودار Y.....	۲۱
۸-۱ بهینه سازی.....	۲۲
۹-۱ سطح فیزیکی.....	۲۳
۱۰-۱ سطح منطقی.....	۲۳
۱۱-۱ سطح ریزمعماری.....	۲۳
۱۲-۱ سطح معماری.....	۲۴
۱۳-۱ سطح سیستم.....	۲۴
۱۴-۱ شبیه ساز.....	۲۴
۱۵-۱ ابزار سنتز.....	۲۵
۱۶-۱ مراحل طراحی بکمک کامپیوتر.....	۲۵
۱۷-۱ سخت افزارهای برنامه پذیر.....	۲۷
۱۸-۱ مزایای استفاده از مدارات برنامه پذیر.....	۲۷
فصل دوم : سخت افزارهای برنامه پذیر (PROM, PLA, PAL, GAL, SPLD).....	۳۱
۱-۲ مقدمه.....	۳۱
۲-۲ حافظه فقط خواندنی قابل برنامه ریزی (PROM).....	۳۳
۳-۲ افزاره منطقی برنامه پذیر (PLD).....	۳۴
۴-۲ آرایه های منطقی قابل برنامه ریزی (PLA).....	۳۵
۵-۲ منطق آرایه ای برنامه پذیر (PAL).....	۳۹
۱-۵-۲ منطق های آرایه ای قابل برنامه ریزی ترکیبی (Combinational PALs).....	۴۰
۲-۵-۲ منطق آرایه ای قابل برنامه ریزی ترتیبی (Sequential PAL).....	۴۳
۶-۲ منطق آرایه ای عمومی (GAL).....	۴۶
۱-۶-۲ منطق آرایه ای عمومی ترکیبی (Combinational GAL).....	۴۸
۱-۶-۲-۱ پیکربندی GAL16V8C.....	۴۸
۲-۶-۲-۱ پیکربندی GAL16V8S.....	۴۸

۸-۳	FPGA های شرکت Actel	۷۶
۹-۳	FPGA های شرکت AT&T	۷۷
۱۰-۳	FPGA های شرکت Altera	۷۸
۱-۱۰-۳	FLEX 8000 خانواده	۷۸
۲-۱۰-۳	FLEX 1000 خانواده	۸۱
۱۱-۳	FPGA های شرکت Quicklogic	۸۲
۱۲-۳	FPGA های شرکت Xilinx	۸۴
۱۳-۳	FPGA های سری XC4000 از شرکت Xilinx	۸۴
۱-۱۳-۳	بلوک منطقی برنامه پذیر (CLB)	۸۷
۲-۱۳-۳	بلوک ورودی و خروجی (IOB)	۹۰
۳-۱۳-۳	اتصالات قابل برنامه ریزی	۹۱
فصل چهارم: زبان توصیف سخت افزار VHDL		
۱-۴	مقدمه	۹۷
۲-۴	توصیف رفتاری و ساختاری	۹۹
۳-۴	ساختار کلی یک فایل VHDL	۱۰۰
۴-۴	Entity و Architecture	۱۰۲
۱-۴-۴	بخش Entity	۱۰۲
۲-۴-۴	بخش Architecture	۱۰۴
۵-۴	مدل رفتاری	۱۰۴
۶-۴	هم رندی	۱۰۶
۷-۴	زمانبندی رخداد ها	۱۰۶
۸-۴	توصیف ساختاری	۱۰۷
۹-۴	طراحی سلسله مراتبی	۱۱۰
۱۰-۴	کتابخانه و بسته ها	۱۱۲
۱۱-۴	عناصر گرامری زبان VHDL	۱۱۴
۱-۱۱-۴	شناسه ها	۱۱۴
۲-۱۱-۴	کلمات کلیدی (رزرو شده)	۱۱۵
۳-۱۱-۴	اعداد	۱۱۶
۴-۱۱-۴	کاراکترها رشته ها و رشته های بیتی	۱۱۶
۱۲-۴	اشیاء داده ای	۱۱۷
۱-۱۲-۴	ثابت (constant)	۱۱۷

۱۱۸	متغیر (Variable) (۲-۱۲-۴)
۱۱۸	سیگنال (Signal) (۲-۱۲-۴)
۱۲۰	انواع داده (۱۳-۴)
۱۲۱	انواع داده ای که در بسته های استاندارد تعریف شده (۱-۱۳-۴)
۱۲۲	User-defined انواع (۲-۱۳-۴)
۱۲۲	انواع صحیح (۱-۲-۱۳-۴)
۱۲۲	انواع ممیز شناور (۲-۲-۱۳-۴)
۱۲۲	انواع فیزیکی (Physical types) (۳-۱۳-۴)
۱۲۴	انواع شمارشی (Enumerated Types) (۴-۱۳-۴)
۱۲۶	انواع مرکب آرایه و رکورد (۵-۱۳-۴)
۱۲۶	نوع آرایه ای (۱-۵-۱۲-۴)
۱۲۸	نوع رکورد (۳-۵-۱۳-۴)
۱۲۸	تبدیل نوع (۶-۱۳-۴)
۱۳۱	خصیصه ها (۷-۱۳-۴)
۱۳۱	خصایص سیگنال (۱-۷-۱۳-۴)
۱۳۲	خصیصه های اسکالر (۲-۷-۱۳-۴)
۱۳۳	خصیصه های آرایه (۳-۷-۱۳-۴)
۱۳۳	عملگرها (۱۴-۴)
۱۳۴	عملگرهای منطقی (۱-۱۴-۴)
۱۳۵	عملگرهای رابطه ای (۲-۱۴-۴)
۱۳۶	عملگرهای شیفت (۳-۱۴-۴)
۱۳۷	عملگرهای جمع (۴-۱۴-۴)
۱۳۸	عملگرهای یکانی (۵-۱۴-۴)
۱۳۹	عملگرهای متفرقه (۶-۱۴-۴)
۱۴۰	مدلسازی رفتاری : دستورات ترتیبی (۱۵-۴)
۱۴۱	پردازه (process) (۱-۱۵-۴)
۱۴۳	دستور IF (۲-۱۵-۴)
۱۴۴	دستور Case (۳-۱۵-۴)
۱۴۷	دستور Loop (۴-۱۴-۴)
۱۴۷	دستور Basic Loop (۱-۴-۱۵-۴)
۱۴۸	دستور While-Loop (۲-۴-۱۵-۴)
۱۴۹	دستور For-Loop (۳-۴-۱۵-۴)
۱۴۹	دستورات Exit و Next (۵-۱۵-۴)

۱۵۰	wait دستور (۶-۱۵-۴)	۱۵۰
۱۵۰	Null دستور (۷-۱۵-۴)	۱۵۰
۱۵۱	مدلسازی جریان داده- دستورات همروند	۱۵۱
۱۵۲	دستور انتساب سیگنال همروند ساده	۱۵۲
۱۵۳	دستور انتساب سیگنال شرطی	۱۵۳
۱۵۴	دستور انتساب سیگنال انتخابی	۱۵۴
۱۵۶	مدلسازی ساختاری	۱۵۶
۱۵۷	تعریف مولفه (component)	۱۵۷
۱۵۸	بکارگیری مولفه ها و اتصال بین آنها	۱۵۸
۱۵۹	زمانبندی و مدلسازی انواع تأخیر	۱۵۹
۱۵۹	تأخیر لغتی	۱۵۹
۱۶۰	تأخیر انتقال	۱۶۰
۱۶۲	تأخیر دلتا	۱۶۲
۱۶۴	دستور Generic	۱۶۴
۱۶۷	تعریف کتابخانه و بسته	۱۶۷
۱۶۹	برنامه های فرعی در VHDL	۱۶۹
۱۶۹	پروسجر	۱۶۹
۱۷۰	فانکشن	۱۷۰
۱۷۱	کاربرد فایل در VHDL	۱۷۱
۱۷۱	تعریف فایل	۱۷۱
۱۷۲	خواندن از فایل	۱۷۲
۱۷۳	نوشتن در فایل	۱۷۳
۱۷۵	فصل پنجم : مجموعه مثال های کاربردی از VHDL	۱۷۵
۱۷۵	(۱-۵) دروازه های منطقی پایه	۱۷۵
۱۷۶	مثال (۱-۵) توصیف یک درایور (بافر)	۱۷۶
۱۷۷	مثال (۲-۵) توصیف یک دروازه معکوس کننده	۱۷۷
۱۷۸	مثال (۳-۵) توصیف دروازه AND دو ورودی	۱۷۸
۱۷۹	مثال (۴-۵) توصیف دروازه OR دو ورودی	۱۷۹
۱۸۰	مثال (۵-۵) توصیف یک NAND دو ورودی	۱۸۰
۱۸۱	مثال (۶-۵) توصیف یک NOR دو ورودی	۱۸۱
۱۸۲	مثال (۷-۵) توصیف یک XOR دو ورودی	۱۸۲
۱۸۳	مثال (۸-۵) توصیف یک XNOR دو ورودی	۱۸۳

۱۸۴	۲-۵ طراحی مدارات ترکیبی کاربردی و استاندارد
۱۸۴	مثال ۵-۹ توصیف ساختاری یک مدار ترکیبی ساده
۱۸۶	مثال ۵-۱۰ بافر سه حالت ۸ بیتی
۱۸۷	مثال ۵-۱۱ مالتی پلکسر ۴ به ۱ سه بیتی
۱۸۸	مثال ۵-۱۲ دیکودر ۲ به ۴
۱۸۹	مثال ۵-۱۳ جمع کننده n بیتی
۱۹۰	مثال ۵-۱۴ مقایسه کننده n بیتی
۱۹۱	مثال ۵-۱۵ یک ALU ی ساده
۱۹۲	مثال ۵-۱۶ ضرب کننده ۲ بیتی
۱۹۳	۳-۵ طراحی مدارات ترتیبی و ماشین حالت
۱۹۳	مثال ۵-۱۷ نگهدار D
۱۹۴	مثال ۵-۱۸ فلیپ فلاپ D
۱۹۵	مثال ۵-۱۹ یک JK فلیپ فلاپ
۱۹۶	مثال ۵-۲۰ ثبات n بیتی
۱۹۷	مثال ۵-۲۱ ثبات انتقالی
۱۹۸	مثال ۵-۲۲ شمارنده n بیتی
۱۹۹	مثال ۵-۲۳ ماشین حالت مور
۲۰۱	مثال ۵-۲۴ ماشین مور با ورودی ریست
۲۰۳	مثال ۵-۲۵ آشکارساز توالی بیت (ماشین مور)
۲۰۶	مثال ۵-۲۶ ماشین میلی
۲۰۸	مثال ۵-۲۷ آشکارساز توالی بیت (ماشین میلی)
۲۱۰	مثال ۵-۲۸ RAM با ورودی و خروجی مجزا
۲۱۱	مثال ۵-۲۹ RAM دو درگاه ۴×۴
۲۱۳	مثال ۵-۳۰ RAM با گذرگاه ورودی/خروجی دوطرفه
۲۱۴	مثال ۵-۳۱ حافظه فقط خواندنی (ROM)
۲۱۵	مثال ۵-۳۲ مولد شکل موج
۲۱۷	مثال ۵-۳۳ مولد هوشمند شکل موج
۲۱۹	۴-۵ پردازنده های خاص
۲۱۹	مثال ۵-۳۴ محاسبه کننده ب.م.م ترکیبی
۲۲۰	مثال ۵-۳۵ محاسبه کننده ب.م.م ترتیبی (واحد کنترل با مسیر داده توکار)
۲۲۲	مثال ۵-۳۶ محاسبه کننده ب.م.م (واحد کنترل و مسیر داده مجزا)
۲۲۸	مثال ۵-۳۷ یک مدار پل ساده (واحد کنترل با مسیر داده توکار)
۲۳۰	مثال ۵-۳۸ یک مدار پل ساده (واحد کنترل و مسیر داده مجزا)

۲۳۵	۵-۵ طراحی یک ریزپردازنده ساده
۲۳۷	۵-۵-۱ طراحی مسیر داده
۲۳۹	۵-۵-۱-۱ انتخاب کننده
۲۴۰	۵-۵-۱-۲ بانک ثبات
۲۴۲	۵-۵-۱-۳ تعریف ALU
۲۴۲	۵-۵-۱-۴ بافر خروجی
۲۴۴	۵-۵-۲ واحد کنترل
۲۴۶	۵-۵-۲-۱ شمارنده برنامه PC
۲۴۷	۵-۵-۲-۲ ثبات دستورالعمل
۲۴۸	۵-۵-۲-۳ انتخاب کننده
۲۴۹	۵-۵-۲-۴ ماشین حالت واحد کنترل
۲۵۴	۵-۵-۳ حافظه
۲۵۶	۵-۵-۴ ساختار کلی طرح
۲۵۹	فصل ششم: نرم افزار MAX+PLUS II
۲۵۹	۶-۱ مقدمه
۲۵۹	۶-۲ ابزارهای MAX+PLUS II
۲۵۹	۶-۲-۱ نمایشگر سلسله مراتبی (Hierarchy Display)
۲۶۰	۶-۲-۲ ویرایشگر متنی (Text Editor)
۲۶۰	۶-۲-۳ ویرایشگر گرافیکی (Graphic Editor)
۲۶۰	۶-۲-۴ ویرایشگر شکل موج (Waveform Editor)
۲۶۱	۶-۲-۵ ویرایشگر سمبل (Symbol Editor)
۲۶۱	۶-۲-۶ ویرایشگر پایه ها (Floorplan Editor)
۲۶۱	۶-۲-۷ کامپایلر (Compiler)
۲۶۲	۶-۲-۸ شبیه ساز (Simulator)
۲۶۳	۶-۲-۹ تحلیلگر زمانی (Timing Analyzer)
۲۶۳	۶-۳ انواع قالب فایل
۲۶۳	۶-۴ وارد کردن یک برنامه VHDL
۲۶۶	۶-۵ انتخاب تراشه برنامه پذیر
۲۶۶	۶-۶ اختیارات بهینه سازی
۲۶۶	۶-۷ کامپایل پروژه
۲۶۸	۶-۷-۱ مشاهده گزارش پروژه
۲۶۸	۶-۷-۲ اختیارات فایل گزارش

۲۶۹	۸-۶ شبیه سازی طرح.....
۲۷۰	۱-۸-۶ ایجاد شکل موج.....
۲۷۰	۲-۸-۶ درج سیگنال های ورودی و خروجی.....
۲۷۱	۳-۸-۶ تنظیم طول و مقیاس زمان شبیه سازی.....
۲۷۲	۴-۸-۶ تنظیم ترتیب سیگنالها.....
۲۷۲	۵-۸-۶ مقدار دهی به سیگنالها.....
۲۷۳	۹-۶ اجرای برنامه شبیه ساز.....
۲۷۳	۱-۹-۶ شبیه سازی عملیاتی.....
۲۷۴	۲-۹-۶ شبیه سازی زمانی.....
۲۷۵	۳-۹-۶ طراحی شماتیک با استفاده از ویرایشگر گرافیکی.....
۲۷۵	۱۰-۶ ایجاد و ویرایش یک سمبل برای طرح VHDL.....
۲۷۶	۱۰-۱-۶ درج سمبل های کتابخانه ای در طرح.....
۲۷۷	۲-۱۰-۶ درج سمبل های ایجاد شده توسط کاربر.....
۲۷۸	۳-۱۰-۶ رسم مدار شماتیک.....
۲۷۹	۱۱-۶ طراحی سلسله مراتبی.....
۲۸۰	۱۲-۶ گذاشتن برچسب برای سیم های اتصال.....
۲۸۱	۱۳-۶ رسم خطوط باس.....
۲۸۲	۱۴-۶ تهیه نسخه پشتیبان.....
۲۸۴	۱۵-۶ تخصیص منابع تراشه به مدار.....
۲۸۷	۱۶-۶ کتابخانه های MAX+PLUS II.....
۲۸۸	۱-۱۶-۶ کتابخانه عناصر اولیه.....
۲۸۸	۲-۱۶-۶ کتابخانه درشت تابع ها.....
۲۸۹	۳-۱۶-۶ کتابخانه پیمانه های پارامتری.....
۲۹۰	۱-۳-۱۶-۶ پیمانه LPM_ADD_SUB.....
۲۹۰	۲-۳-۱۶-۶ پیمانه LPM_MUX.....
۲۹۱	۳-۳-۱۶-۶ پیمانه LPM_ROM.....
۲۹۱	۴-۳-۱۶-۶ استفاده پیمانه های پارامتری در زبان VHDL.....
۲۹۲	۴-۱۶-۶ توابع MegaCore و OpenCore.....
۲۹۲	۱۷-۶ باس چند بعدی.....
۲۹۳	۱۸-۶ اتصال باس یک بعدی به باس چند بعدی.....
۲۹۴	۱۹-۶ خطاهای رایج در ویرایش شماتیک.....
۲۹۵	۲۰-۶ خطاهای رایج VHDL.....

فصل هفتم: آزمایشگاه طراحی خودکار.....	۲۹۷
۱-۷) آزمایش اول: طراحی یک ثبات چهار بیتی با سیگنالهای کنترل Load و Clear.....	۲۹۷
۱-۱-۷) طراحی یک ثبات یک بیتی.....	۲۹۷
۱-۱-۱-۷) شبیه سازی عملیاتی.....	۲۹۸
۲-۱-۱-۷) شبیه سازی با خصوصیات زمانی خانواده Max 7000.....	۲۹۸
۳-۱-۱-۷) شبیه سازی با خصوصیات زمانی خانواده Flex 10K.....	۲۹۸
۲-۱-۷) طراحی یک ثبات چهار بیتی.....	۲۹۹
۱-۲-۱-۷) شبیه سازی عملیاتی.....	۳۰۰
۳-۱-۷) پرسش ها.....	۳۰۰
۲-۷) آزمایش دوم: جمع کننده اشیاعی علامت دار/ بدون علامت.....	۳۰۱
۱-۲-۷) شرح جمع کننده اشیاعی.....	۳۰۱
۲-۲-۷) طراحی جمع کننده اشیاعی علامت دار.....	۳۰۱
۳-۲-۷) ارزیابی طرح بر اساس یک محیط آزمایش.....	۳۰۲
۴-۲-۷) تحلیل زمانی.....	۳۰۳
۵-۲-۷) پرسش ها.....	۳۰۴
۳-۷) آزمایش سوم: طراحی یک ترکیب کننده گرافیکی.....	۳۰۵
۱-۳-۷) شرح ترکیب کننده گرافیکی.....	۳۰۵
۲-۳-۷) طراحی ضرب کننده.....	۳۰۶
۱-۲-۳-۷) استفاده از پیمانه LPM_MULT.....	۳۰۶
۲-۲-۳-۷) استفاده از پیمانه LPM_MUX.....	۳۰۷
۳-۳-۷) طراحی ترکیب کننده.....	۳۰۷
۴-۳-۷) اختیارات سنتز (حالت NORMAL).....	۳۰۸
۵-۳-۷) اختیارات سنتز (حالت FAST).....	۳۰۸
۶-۳-۷) پرسش ها.....	۳۰۹
۴-۷) آزمایش چهارم: تحلیل زمانی مدارها و خط لوله.....	۳۱۰
۱-۴-۷) انواع تحلیل زمانی.....	۳۱۰
۱-۱-۴-۷) ماتریس تأخیر.....	۳۱۰
۲-۱-۴-۷) ماتریس برقراری.....	۳۱۰
۳-۱-۴-۷) کارایی ثبت شده.....	۳۱۱
۲-۴-۷) تحلیل زمانی تمام جمع کننده.....	۳۱۱
۳-۴-۷) تحلیل زمانی جمع کننده سریال.....	۳۱۱
۴-۴-۷) تحلیل زمانی ضرب کننده بدون خط لوله.....	۳۱۲
۵-۴-۷) تحلیل زمانی ضرب کننده خط لوله.....	۳۱۲

۳۱۳	شبیه سازی زمانی ضرب کننده خط لوله..... (۶-۴-۷)
۳۱۳	پیاده سازی مدار Blend بصورت خط لوله..... (۷-۴-۷)
۳۱۴	آزمایش پنجم : آشنایی با DataPath و FSM..... (۵-۷)
۳۱۴	طراحی حافظه استاتیک سنکرون با قابلیت انتقال بلوکی..... (۱-۵-۷)
۳۱۴	ورودی ها..... (۱-۱-۵-۷)
۳۱۵	خروجی ها..... (۲-۱-۵-۷)
۳۱۵	مدار DataPath..... (۳-۱-۵-۷)
۳۱۷	پیاده سازی ماشین حالت..... (۴-۱-۵-۷)
۳۱۷	آزمایش طرح..... (۵-۱-۵-۷)
۳۱۷	افزایش قابلیت صفر کردن بلوکی..... (۲-۵-۷)
۳۱۸	آزمایش ششم : یک فیلتر پایین گذر ساده..... (۶-۷)
۳۱۸	طراحی با VHDL..... (۱-۶-۷)
۳۱۸	شبیه سازی طرح..... (۲-۶-۷)
۳۱۹	آزمایش هفتم : طراحی یک Register Box 4x4..... (۷-۷)
۳۱۹	شرح جعبه ثبات..... (۱-۷-۷)
۳۱۹	طراحی جعبه ثبات بصورت شماتیک..... (۲-۷-۷)
۳۱۹	طراحی جعبه ثبات با زبان VHDL..... (۳-۷-۷)
۳۲۰	آزمایش هشتم : طراحی یک سیستم پنجره های ثباتی همپوش..... (۸-۷)
۳۲۰	شرح پنجره ثباتی همپوش..... (۱-۸-۷)
۳۲۰	جعبه ثبات ۶۸x۸..... (۲-۸-۷)
۳۲۰	طراحی پنجره ثباتی همپوش..... (۳-۸-۷)
۳۲۱	آزمایش نهم : تولید سیگنالهای کنترولی..... (۹-۷)
۳۲۱	شرح آزمایش..... (۱-۹-۷)
۳۲۱	طراحی مدار..... (۲-۹-۷)
۳۲۲	آزمایش دهم : چراغ های چشمک زن Flashing Lights..... (۱۰-۷)
۳۲۲	شرح آزمایش..... (۱-۱۰-۷)
۳۲۲	طراحی ماشین حالت..... (۲-۱۰-۷)
۳۲۳	حافظه برنامه..... (۳-۱۰-۷)
۳۲۳	ثبات دستورالعمل (IR)..... (۴-۱۰-۷)
۳۲۴	ثبات های A و B..... (۵-۱۰-۷)
۳۲۴	مدار انتخاب کننده..... (۶-۱۰-۷)
۳۲۵	انجام آزمایش..... (۷-۱۰-۷)

پیشگفتار

محتوای دروس رشته های مهندسی برق، الکترونیک و کامپیوتر در کشورها و دانشگاه های مختلف متفاوت است. در این عرصه برخی موضوعات جدید با سرعت قابل ملاحظه ای جای خود را باز میکنند. یکی از این موضوعات، طراحی خودکار مدارهای دیجیتال می باشد. طراحی خودکار، فرآیند تبدیل یک طرح از یک ایده ذهنی به عمل را از هفته ها و ماهها به دقیقه ها و ساعت ها کاهش میدهد. در این روش طراح با استفاده از ابزار نرم افزاری مناسب طرح خود را با یک زبان توصیف سخت افزار، بیان نموده و به یک تراشه برنامه پذیر منتقل می کند. این روش بدلیل مزایای بی شمار کاربرد فراوانی پیدا کرده است.

کتاب حاضر ضمن ارائه مفاهیم اساسی طراحی خودکار مدارهای دیجیتال، به سه موضوع کلی می پردازد، این موضوعات را می توان در سخت افزارهای برنامه پذیر، زبان VHDL و نرم افزار MAX+PLUS II خلاصه کرد که هر کدام دو فصل را به خود اختصاص داده است.

سعی شده مطالب کتاب، سرفصل درس طراحی خودکار مدارهای دیجیتال را پوشش دهد. از اینرو می تواند برای اساتید این درس و دروس مرتبط مانند مدارهای منطقی و معماری کامپیوتر و دانشجویان رشته های کامپیوتر (بوژه گرایش سخت افزار) و برق (بخصوص گرایش الکترونیک) در مقطع کارشناسی و کاردانی و مهندسی طراح و سایر علاقمندان به طراحی دیجیتال مفید باشد.

برای مطالعه لازم است خواننده حداقل با جبر بول و مراحل طراحی مدارهای ترکیبی و ترتیبی آشنایی کافی داشته باشد. برخی موضوعات نیز مانند مطالب مربوط به طراحی پردازنده ها نیازمند آشنایی قبلی با مباحث معماری کامپیوتر دارد.

این کتاب مشتمل بر هفت فصل است.

فصل اول شامل مقدمه و شرح موضوعات اساسی مربوط به طراحی خودکار و مزایای استفاده از این روش می باشد.

فصل دوم و سوم به انواع سخت افزارهای برنامه پذیر، ساختار داخلی و خصوصیات هر یک می پردازد. در این دو فصل خواننده با سیر تکاملی این تراشه ها از بدو ورود به بازار تا کنون آشنا خواهد شد. ارائه دسته بندی منظم بر اساس معیار های مختلف درک تفاوت ها و خصوصیات هر یک از انواع سخت افزارهای برنامه پذیر را آسان می کند.

فصل چهارم به زبان VHDL اختصاص دارد. این فصل با هدف آشنایی خواننده با زبان VHDL، یک مرور کلی و سریع بر مجموعه دستورالعمل ها و موضوعات اساسی آن ارائه می کند.

فصل پنجم شامل تعداد زیادی مثال کاربردی از VHDL می باشد که از ساده به پیچیده مرتب شده و در انتها به طراحی یک پردازنده همه منظوره ساده می پردازد.

فصل ششم به نرم افزار MAX+PLUS II که یکی از نرم افزارهای مناسب جهت طراحی مدارهای دیجیتال می باشد اختصاص دارد. در این فصل مراحل انجام یک پروژه با یک مثال ساده شرح داده شده و خواننده با طرز استفاده از ابزارها و امکانات نرم افزار آشنا می شود.

فصل هفتم با عنوان آزمایشگاه طراحی خودکار شامل ۱۰ آزمایش در محیط نرم افزار MAX+PLUS II است که خواننده در صورت انجام آنها ضمن آشنایی با چند موضوع کاربردی با جزئیات بیشتری از این نرم افزار نیز آشنا می شود.

کلیه کدهای مربوط به مثال های فصل ۵ و فایل های مربوط به آزمایش های فصل ۷ بصورت الکترونیکی از آدرس <http://ce.kashanu.ac.ir/pub/da/da.htm> قابل دانلود می باشد.

هرچند جهت گرد آوری تالیف کتاب حاضر زمان زیادی صرف شده و زحمت زیادی کشیده شده ولی قطعاً خالی از کاستی و اشکال نیست. امیدوارم به یاری خداوند و با استفاده از نظرات ارزشمند اساتید ارجمند و خوانندگان صاحب نظر در فرصت های آتی به رفع موارد احتمالی بپردازم.

پس از حمد و سپاس بیکران به درگاه ایزد منان از توفیقی که نسیب این حقیر گردانید تا در راه اعتلای علمی و عملی کشورم قدمی هر چند کوچک بردارم، بر خود لازم میدانم از کلیه دانشمندانی که بنحوی از مطالب آنها در این کتاب استفاده شده و اثر آنها در لیست منابع و مآخذ آمده است و از دانشگاه کاشان بدلیل حمایت مالی و از ناشر محترم بخاطر همکاری در چاپ و پخش کتاب صمیمانه تقدیر و تشکر نمایم.

حسین صباغیان بیدگلی

عضو هیئت علمی دانشگاه کاشان

hsabaghianb@kashanu.ac.ir