



الکترونیک تراشه های دیجیتال

تألیف:

مهدی صدیقی

عضو هیأت علمی دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)

مهندس علی ولی زاده

عضو هیأت علمی دانشگاه آزاد اسلامی

زمستان ۱۳۹۴

سرشناسه

عنوان و نام پدیدآور

مشخصات نشر

مشخصات ظاهری

شابک

وضعیت فهرست نویسی

موضوع

موضوع

شناسه افزوده

شناسه افزوده

رده بندی کلاس

رده بندی دیبی

شماره کتابسناسی ملی

: صدیقی، مهدی، ۱۳۴۶ -

: الکترونیک تراشه های دیجیتال/تالیف مهدی صدیقی، علی ولی زاده.

: تهران : دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)، ۱۳۹۴.

: خ، ۴۵۱ ص.: مصور.

: : 978-964-463-619-6

: فیپا

: الکترونیک رقی

: مدارهای مجتمع رقی

: ولی زاده، علی، ۱۳۵۴ -

: دانشگاه صنعتی امیر کبیر (پلی تکنیک تهران)

: ۱۳۹۴ ص ۴/۷ TK۷۸۶۸

: ۶۲۱/۳۸۱۵

: ۴۰۸۸۵۹۰



انتشارات دانشگاه صنعتی امیر کبیر
(پلی تکنیک تهران)

این کتاب در جلسه مورخ ۱۳۹۴/۳/۲۴ شورای چاپ و نشر
دانشگاه صنعتی امیرکبیر به تصویب رسیده است.

عنوان کتاب

تألیف

ناشر

لینوگرافی، چاپ و صحافی

چاپ اول

تیراژ

قیمت

شابک

: الکترونیک تراشه های دیجیتال

: دکتر مهدی صدیقی - مهدی علی ولی زاده

: انتشارات دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)

: انتشارات دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)

: زمستان ۱۳۹۴

: ۳۰۰ نسخه

: ۲۳۰۰۰ تومان

: ۹۷۸-۹۶۴-۴۶۳-۶۱۹-۶

تلفن مرکز پخش: ۶۶۴۹۸۸۶۸

SBN : 978-964-463-619-6

آدرس: خیابان ولیعصر، روبروی خیابان بزرگمهر، فروشگاه کتاب مرکز نشر دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)

حق چاپ برای ناشر محفوظ است.

این کتاب برای جلوگیری از انتشار غیر مجاز رمزگذاری شده است.

فهرست مطالب

۱- مقدمه‌ای بر الکترونیک تراشه‌های دیجیتال.....	۱
۱-۱- مقدمه.....	۱
۲-۱- مروری بر تاریخچه الکترونیک دیجیتال.....	۲
۳-۱- مروری بر مراحل طراحی مدارهای دیجیتال.....	۵
۴-۱- معیارهای کیفی مدارهای دیجیتال.....	۱۱
۱-۴-۱- هزینه یک مدار مجتمع.....	۱۲
۲-۴-۱- عملکرد و پایداری.....	۱۲
۱-۴-۲-۱- منحنی مشخصه انتقال ولتاژ.....	۱۴
۱-۴-۲-۲- حاشیه‌های نویز.....	۱۷
۱-۴-۳- ظرفیت خروجی و ورودی.....	۱۹
۱-۴-۴- وارونگر ایده‌آل.....	۲۳
۱-۴-۵- رفتار بویا و سرعت مدار.....	۲۴
۱-۴-۶- سرف توان و انرژی.....	۲۸
۵-۱- مروری بر مطالب فصل‌های آینده.....	۳۱
۶-۱- مراجع.....	۳۳
۷-۱- تمرین‌های فصل اول.....	۳۴
۲- فیزیک الکترونیک مدارهای مجتمع.....	۳۵
۱-۲- مقدمه.....	۳۵
۲-۲- تقسیم‌بندی اجسام از نظر هدایت الکتریکی.....	۳۶
۳-۲- بررسی عناصر نیمه‌هادی.....	۳۸
۱-۳-۲- مفهوم حفره.....	۳۹
۲-۳-۲- نیمه‌هادی نوع N و P.....	۴۰
۱-۲-۳-۲- نیمه‌هادی نوع N.....	۴۰
۲-۲-۳-۲- نیمه‌هادی نوع P.....	۴۱
۳-۳-۲- مؤلفه‌های جریان در نیمه‌هادی‌ها.....	۴۳
۴-۲- مقدمه‌ای بر دیود.....	۴۳
۱-۴-۲- بایاس کردن دیود.....	۴۵

- ۴۶ ۲-۴-۲- جریان اشباع معکوس دیود.
- ۴۶ ۳-۴-۲- رابطه ولتاژ-جریان دیود.
- ۴۸ ۴-۴-۲- مدل کردن دیود.
- ۴۹ ۵-۲- ترانزیستورهای MOS.
- ۵۱ ۱-۵-۲- ترانزیستور MOS افزایشی.
- ۵۴ ۲-۵-۱-۱- کار ترانزیستور بدون ولتاژ گیت.
- ۵۴ ۲-۵-۱-۲- ولتاژ آستانه و ایجاد کانال برای عبور جریان.
- ۵۶ ۲-۵-۱-۳- جاری شدن جریان بین پایه‌های سورس و درین.
- ۵۷ ۲-۵-۱-۴- مخروطی شدن و انسداد کانال.
- ۵۸ ۲-۵-۱-۵- محاسبه جریان کانال.
- ۶۳ ۲-۵-۱-۶- منحنی‌های جریان- ولتاژ در MOS.
- ۶۷ ۲-۵-۱-۷- اثرات تغییرات طول کانال بر جریان ناحیه اشباع.
- ۷۰ ۲-۵-۲- ترانزیستور PMOS.
- ۷۱ ۲-۵-۳- فناوری CMOS.
- ۷۳ ۲-۵-۴- ترانزیستور NMOS.
- ۷۳ ۲-۵-۵- نمادهای مداری انواع ترانزیستورهای MOS.
- ۷۵ ۲-۵-۶- اثر بدنه.
- ۷۹ ۲-۶- قوانین طراحی چینش.
- ۸۱ ۲-۷-۱-۲- MOS خازن‌های.
- ۸۳ ۲-۷-۱-۱- خازن‌های اکسید گیت.
- ۸۳ ۲-۷-۱-۲- خازن‌های همپوشان.
- ۸۴ ۲-۷-۱-۲- خازن‌های بین گیت و کانال.
- ۸۶ ۲-۷-۲- خازن‌های پیوندی.
- ۸۸ ۲-۷-۳- مدل کردن خازن‌های ترانزیستورهای MOS.
- ۹۰ ۲-۸- مراجع.
- ۹۱ ۲-۹- تمرین‌های فصل دوم.
- ۹۵ ۳- منطق NMOS.
- ۹۵ ۳-۱- مقدمه.
- ۹۷ ۳-۲- وارونگر NMOS با بار مقاومتی.
- ۹۸ ۳-۲-۱- رسم منحنی مشخصه انتقال ولتاژ.

۱۰۵	۲-۲-۳ طراحی وارونگر NMOS با بار مقاومتی با فرض مقادیر معلوم برای
۱۰۷	۳-۳ وارونگر NMOS با بار افزایشی
۱۰۹	۳-۳-۱ رسم منحنی مشخصه انتقال ولتاژ
۱۱۵	۲-۳-۳ طراحی وارونگر NMOS با بار افزایشی با فرض مقادیر معلوم برای
۱۲۰	۴-۳ وارونگر NMOS با بار کاهشی
۱۲۱	۳-۴-۱ رسم منحنی مشخصه انتقال ولتاژ
۱۲۵	۳-۴-۲ طراحی وارونگر NMOS با بار کاهشی با فرض مقادیر معلوم برای
۱۲۸	۵-۳ مقایسه وارونگرهای NMOS
۱۳۰	۶-۳ پیاده‌سازی گیت‌های منطقی به کمک منطق NMOS
۱۳۱	۳-۶-۱ گیت NOR دو ورودی
۱۳۳	۱-۶-۲ گیت NAND دو ورودی
۱۳۳	۳-۳ روش کلی پیاده‌سازی توابع منطقی
۱۴۲	۳-۱-۱ مراجع
۱۴۳	۳-۱۰-۱ تمرین‌های عمل سوم
۱۴۹	۴- وارونگر CMOS
۱۴۹	۴-۱-۱ مقدمه
۱۵۱	۴-۲- وارونگر CMOS
۱۵۱	۴-۲-۱ مدار وارونگر CMOS
۱۵۲	۴-۲-۲ مدل سوئیچ وارونگر CMOS
۱۵۴	۴-۳- مشخصات ایستای وارونگر CMOS
۱۵۵	۴-۳-۱ منحنی مشخصه انتقال ولتاژ
۱۶۳	۴-۳-۲ حاشیه نویز
۱۶۴	۴-۴- مشخصات پویای وارونگر CMOS
۱۶۵	۴-۴-۱ خازن‌های مدار
۱۶۷	۴-۴-۲ تأخیر انتشار ۱ به ۰ و زمان نزول
۱۷۲	۴-۴-۳ تأخیر انتشار ۰ به ۱ و زمان صعود
۱۷۳	۴-۴-۴ تعیین ابعاد ترانزیستورهای وارونگر CMOS
۱۷۸	۴-۴-۵ مدار نوسانگر حلقوی CMOS
۱۷۹	۴-۴-۶ تحریک بارهای خازنی بزرگ
۱۸۹	۴-۴-۷ اندازه‌گیری ظرفیت خروجی گیت‌های منطق CMOS

۱۹۱	۵-۴- مصرف توان در مدارهای CMOS
۱۹۱	۴-۵-۱- مصرف توان پویا
۱۹۷	۴-۵-۲- مصرف توان ایستا
۲۰۰	۴-۵-۳- مصرف توان اتصال کوتاه
۲۰۳	۴-۵-۴- جمع‌بندی مبحث توان
۲۰۴	۴-۵-۵- حاصل‌ضرب توان- تأخیر در CMOS
۲۰۶	۴-۶- مراجع
۲۰۷	۴-۷- آخرین‌های فصل چهارم
۲۱۳	۵- طراحی مدارهای ترکیبی ایستا در منطق CMOS
۲۱۳	۵-۱- مقدمه
۲۱۵	۵-۲- مدارهای استاندارد CMOS
۲۲۱	۵-۲-۱- NAND دو ورودی
۲۲۳	۵-۲-۲- گیت NOR دو ورودی
۲۲۴	۵-۲-۳- پیاده‌سازی مدارهای ترکیبی در حالت کلی
۲۲۷	۵-۲-۴- یک روش کلی جهت بدست آوردن دوگان شبکه پایین‌بر یا بالا‌بر
۲۳۴	۵-۲-۵- پیاده‌سازی به صورت جمع حاصل‌ضرب‌ها و ضرب حاصلجمع‌ها
۲۳۶	۵-۲-۶- تعیین اندازه ترانزیستورها در CMOS استاندارد
۲۳۷	۵-۲-۶-۱- ابعاد ترانزیستورهای گیت NAND دو ورودی
۲۳۹	۵-۲-۶-۲- ابعاد ترانزیستورهای گیت NOR دو ورودی
۲۴۰	۵-۲-۶-۳- بدست آوردن ابعاد ترانزیستورها در حالت کلی
۲۴۳	۵-۳- منطق نسبت
۲۴۴	۵-۳-۱- منطق شبه NMOS
۲۴۶	۵-۳-۱-۱- مشخصات ایستای وارونگر منطق شبه MOS
۲۴۹	۵-۳-۲- منطق DCVSL
۲۵۲	۵-۳-۳- منطق SCL
۲۵۵	۵-۳-۳-۱- مزایا و معایب SCL
۲۵۷	۵-۳-۴- منطق DCVSL پیشرفته
۲۵۹	۵-۳-۴-۱- آیا منطق DCVSL جهت طراحی مناسب است؟
۲۵۹	۵-۴- مدارهای سه حالت
۲۶۱	۵-۴-۱- گیت‌های سه حالت

۲۶۷	۵-۴-۲- کاربرد مدارهای سه حالته
۲۶۷	۵-۴-۲-۱- ایجاد گذرگاه مشترک
۲۶۸	۵-۴-۲-۲- طراحی مالتی پلکسر
۲۶۹	۵-۵- مدارهای مبتنی بر ترانزیستور عبور
۲۷۰	۵-۵-۱- روش کلی پیاده‌سازی توابع ترکیبی در منطق ترانزیستور عبور
۲۷۵	۵-۵-۲- مشکلات منطق ترانزیستور عبور و روشهای برطرف کردن آن
۲۷۶	۵-۵-۲-۱- استفاده از وارونگر در خروجی
۲۷۹	۵-۵-۲-۲- استفاده از گیت انتقال
۲۸۴	۵-۵-۳- منطق CPL
۲۸۷	۵-۵-۳-۱- پیاده‌سازی با استفاده از جدول درستی در منطق CPL
۲۸۸	۵-۵-۳-۲- شباهت منطق CPL به منطق DCVSL
۲۹۱	۵-۵-۳-۳- جمع‌بندی منطق CPL
۲۹۱	۵-۶- مدارهای اشمیت تریگر
۲۹۵	۵-۶-۱- مدار اشمیت تریگر
۲۹۹	۵-۶-۲- وارونگر اشمیت تریگر
۳۰۳	۵-۶-۳- طراحی گیت‌های منطقی به صورت اشمیت تریگر
۳۰۴	۵-۷- مدارهای پل
۳۱۶	۵-۸- مدارهای BiCMOS
۳۱۷	۵-۸-۱- یادآوری نحوه کار ترانزیستورهای دوقطبی
۳۱۸	۵-۸-۲- وارونگر BiCMOS
۳۲۴	۵-۸-۳- طراحی توابع منطقی ترکیبی با استفاده از BiCMOS در حالت کلی
۳۲۷	۵-۸-۴- طرح شرکت IBM برای مدارهای BiCMOS
۳۲۸	۵-۸-۵- مدارهای BiCMOS با خروجی‌های شتاب‌یافته
۳۳۵	۵-۹- مراجع
۳۳۶	۵-۱۰- تمرین‌های فصل پنجم
۳۵۳	۶- طراحی مدارهای ترکیبی پویا در منطق CMOS
۳۵۳	۶-۱- مقدمه
۳۵۵	۶-۲- مقایسه منطق‌های ایستا و پویا
۳۵۶	۶-۳- گیت‌های پویا
۳۶۰	۶-۳-۱- نقاط بحرانی منحنی مشخصه انتقال ولتاژ در گیت وارونگر پویا

۳۶۱	 سرعت گیت‌های پویا	۶-۳-۲
۳۶۲	 مصرف توان گیت‌های پویا	۶-۳-۳
۳۶۴	 معایب گیت‌های پویا	۶-۳-۴
۳۶۴	 نشت بار	۶-۳-۴-۱
۳۶۶	 اشتراک بار	۶-۳-۴-۲
۳۶۹	 اتصال پشت سر هم گیت‌های پویا	۶-۳-۴-۳
۳۷۱	 منطق دامینو	۶-۴
۳۷۶	 پیاده‌سازی توابع منطقی با منطق دامینو	۶-۴-۱
۳۷۸	 منطق دامینوی تفاضلی	۶-۲
۳۸۰	 منطق دامینو با چند خروجی	۶-۳
۳۸۲	 غلق ده وی مرکب	۶-۴-۱
۳۸۳	 منطق (NORA (NP-CMOS	۶-۵
۳۸۷	 مراجع	۶-۶
۳۸۸	 تمرین‌های فصل ششم	۶-۷
۳۹۵	 طراحی مدارهای ترتیبی CMOS	۷-۷
۳۹۵	 مقدمه	۷-۱
۳۹۷	 عناصر حافظه	۷-۲
۳۹۷	 لچ SR	۷-۲-۱
۴۰۰	 لچ D	۷-۲-۲
۴۰۱	 فلیپ فلاپ نوع D	۷-۲-۳
۴۰۳	 مدارهای بهینه برای لچ و فلیپ فلاپ	۷-۳
۴۰۳	 مدارهای بهینه برای لچ	۷-۳-۱
۴۱۱	 مدارهای بهینه برای فلیپ فلاپ	۷-۳-۲
۴۱۳	 مشکل سیگنال‌های کلاک غیر ایده‌آل	۷-۳-۲-۱
۴۱۴	 فلیپ فلاپ C ² MOS	۷-۳-۲-۲
۴۱۸	 لچ‌ها و فلیپ فلاپ‌های با قابلیت نشاندن و باز نشاندن	۷-۳-۳
۴۱۹	 مفاهیم زمان‌بندی در مدارهای ترتیبی	۷-۴
۴۲۰	 زمان برپاسازی	۷-۴-۱
۴۲۱	 زمان نگهداری	۷-۴-۲
۴۲۴	 تحلیل زمانی مدار	۷-۴-۳

۴۲۹ ۷-۵- مراجع

۴۳۰ ۷-۶- تمرین‌های فصل هفتم

www.ketab.ir

پیش گفتار

چاپ کتاب «الکترونیک دیجیتال» ما در سال ۱۳۸۳ با استقبال فراوان دانشجویان و علاقه‌مندان به این رشته مواجه شد به گونه‌ای که این کتاب تاکنون به چاپ یازدهم خود رسیده است. اگر چه استقبال از این کتاب کماکان ادامه دارد، اما با وجود پیشرفت‌هایی که در چند سال اخیر در حوزه الکترونیک دیجیتال صورت گرفته است بر آن شدیم که کتابی جدید در این حوزه تألیف نماییم تا هم اطلاعات روزآمد را در بر داشته باشد و هم با نیازهای امروز کشور مطابقت داشته باشد. حاصل این امر کتابی است که هم‌اکنون در اختیار دارید.

در این کتاب، بحث مربوط به الکترونیک دیجیتال با رویکرد مدارهای مجتمع دیجیتال معرفی و تحلیل شده است. به همین دلیل هم نام «الکترونیک تراشه‌های دیجیتال» بر آن نهاده شده است. از آنجایی که یکی از مخاطبین اصلی این کتاب دانشجویان گرایش معماری سیستم‌های کامپیوتری از رشته مهندسی کامپیوتر هستند، کتاب به گونه‌ای نوشته شده است که سرفصل‌های جدید و بازنگری‌شده الکترونیک دیجیتال که یکی از دروس تخصصی این گرایش است را کاملاً پوشش دهد. بر این کتاب بیشتر به این دانشجویان سعی شده است که مطالب کتاب در قالب مثال‌های مفهومی، متنی روان ارائه گردد. در پایان هر فصل نیز تمرینات متعددی گنجانده شده است تا میزان درک دانشجویان از این مفاهیم به راحتی توسط خودشان یا مدرس این درس ارزیابی گردد.

در عین حال، برای این که مباحث این کتاب بتواند دانشجویان رشته‌های مهندسی برق و مهندسی پزشکی و سایر علاقه‌مندان به موضوعات مرتبط با الکترونیک و یا سیستم‌های دیجیتال نیز مفید باشد، تلاش شده است که مثال‌هایی کاربردی نیز در آن گنجانده شود.

در اینجا وظیفه خود می‌دانیم که از تمامی همکاران، دوستان و دانشجویانی که در بیش از یک دهه اخیر که از چاپ کتاب قبلی می‌گذرد مشوق ما بوده‌اند و ما را از نظرات انتقادات، و پیشنهادهای سازنده خود بهره‌مند ساخته‌اند تشکر نماییم. بویژه از آقای دکتر رضا فقیه میرزایی که زحمات ویراستاری کتاب را تقبل کردند بسیار سپاسگزاریم. علاوه بر این، بر خود لازم می‌دانیم که از مسئولین و دست‌اندرکاران محترم انتشارات دانشگاه صنعتی امیرکبیر نیز بابت کمکها و حمایت‌هایشان تشکر و قدردانی ویژه بنماییم.

هر کسی که تجربه نوشتن کتابی را داشته باشد به خوبی می‌داند که فارغ از تلاش نویسندگان، کتاب به عنوان مصنوع دست بشر نمی‌تواند به کلی خالی از ایراد و اشکال باشد. قطعاً این کتاب نیز از این قاعده کلی مستثنی نخواهد بود اگر چه دقت فراوانی در نگارش آن به کار گرفته شده

است. لذا خاضعانه اعلام می‌داریم که مسئولیت هر نوع اشکال یا اشتباه احتمالی با نویسندگان کتاب است و آنان بسیار سپاسگزار خواهند شد اگر خوانندگان محترم این موارد را از سر مهربانی به ایشان گوشزد نمایند.

تهران

آذر ۱۳۹۴

مهدی صدیقی و علی ولی‌زاده

www.ketab.ir