

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

معماری کامپیوتر پیشرفته

نویسنده:

عمار صفوی

انتشارات سخنکده

۱۳۹۴

سرشناسه	: صفوی، عمار، ۱۳۶۳ -
عنوان و نام پدیدآور	: معماری کامپیوتر پیشرفته/ نویسنده عمار صفوی.
مشخصات نشر	: تهران: سخنکده، ۱۳۹۴.
مشخصات ظاهری	: ۱۷۰ ص: مصور؛ ۲۲ × ۲۹ س.م.
شابک	: ۹۷۸-۶۰۰-۷۷۴۲-۳۳-۴
وضعیت فهرست	: فیپا
نویسی	
ادداشت	: کتابنامه: ص. ۱۶۸.
موضوع	: کامپیوترها -- ساختار
روش	: کامپیوترها -- ساختار -- مسائل، تمرین‌ها و غیره (عالی)
رده بندی کتب	: ۱۳۹۴ ک ۲۴ ص ۷۵/۹/۷۴ QA
رده بندی دیوبند	: ۰۰۴/۲۲
شماره کتابخانه ملی	: ۴۱۰۴۰۸۴



نام کتاب: معماری کامپیوتر پیشرفته

ناشر: سخنکده

نویسنده: عمار صفوی

صفحه آرای: امیر کلینی

چاپ اول: ۱۳۹۴

شابک: ۹۷۸۶۰۰۷۷۴۲۳۳۴

تیراژ: ۱۰۰۰ نسخه

قیمت: ۱۸۰۰۰۰ ریال

مراکز فروش: ۱- ضلع جنوب شرقی میدان انقلاب، بازار بزرگ کتاب، شماره ۲ تلفن: ۶۶۴۰۸۰۰۰

۲- ضلع جنوب شرقی میدان انقلاب پ ۲۴ فروشگاه گلچین، تلفن: ۶۶۹۶۲۸۴۱

وب سایت فروش آنلاین: www.iranbook.ir ایمیل: sokhankadeh@yahoo.com

فهرست مطالب

عنوان	صفحه
پیشگفتار	۱۱
فصل اول: پیش نیازها	۱۳
پیشگفتار فصل اول	۱۵
۱.۱. روند رشد معماری	۱۵
پنج نسل کامپیوتر	۱۶
(۱) نسل لامپ خلا و حافظه رله‌ای ۱۹۴۵ تا ۱۹۵۴	۱۶
(۲) نسل ترانزیستورهای جداگانه و دیود و حلقه‌های فرریت (FERRIT CORES) متصل شده با مدار چاپی ۱۹۵۵ تا ۱۹۶۴	۱۶
(۳) مدارهای مجتمع SSI, MSI برای حافظه و منطق و بوردهای چندلایه‌ای ۱۹۶۵ تا ۱۹۷۴	۱۶
(۴) نسل مدارهای LSI, VLSI ۱۹۷۴ تا ۱۹۹۱	۱۶
(۵) ۱۹۹۱ تاکنون که تکنولوژی بالاتر از VLSI را داریم	۱۶
۱.۲. موازی‌سازی	۱۷
۱.۲.۱. تقسیم‌بندی Flynn	۱۸
(۱) SISD یا Single Instruction Single Data	۱۸
(۲) SIMD یا Single Instruction multiple Data	۱۸
(۳) MISD یا Multiple Instruction Single Data	۱۹
(۴) MIMD یا Multiple Instruction Multiple Data	۱۹
۱.۲.۲. کلاس‌بندی کامپیوترها	۲۰
۱.۲.۳. اندازه‌گیری کارایی و میارهای کارایی	۲۰
۱.۳.۱. پهنای باند (I/O bandwidth) و throughput	۲۱
۱.۳.۲. Response time و latency و execution time	۲۱
۱.۳.۳. Performance یا کارایی	۲۱
۱.۴. مدارهای مجتمع	۲۱
۱.۵. قابلیت اطمینان یک سیستم (system reliability)، نرخ خرابی و Availability	۲۳
۱.۵.۱. اطمینان‌پذیری و عدم اطمینان	۲۳
۱.۵.۲. خرابی و نرخ خرابی	۲۳
۱.۵.۳. نرخ خرابی و نرخ FIT	۲۴
Failure In Time	۲۴
۱.۵.۴. دسترسی‌پذیری یا Availability	۲۴
۱.۵.۵. اطمینان‌پذیری در سیستم‌های با افزونگی	۲۵
۱.۶. مقایسه‌ی کارایی، execution time، performance، throughput، STDV و میانگین حسابی و هندسی	۲۶
نرخ گذردهی یا Troughput rate	۲۷
۱.۶.۱. CPU-time و CPI و IPC	۲۸
۱.۶.۲. معیار MIPS یا Million Instructions Per Second	۳۰
۱.۶.۳. معیار فلاپس و مگافلاپس (MFLOPS, FLOPS)	۳۱
۱.۷. قانون امدال (AMDAHL) در رابطه با ارتقای کارایی با موازی‌سازی	۳۱
Speed up ۱.۷.۱	۳۱

۳۱	۱.۷.۲. قانون امدال و Speed up, efficiency
۳۲	۱.۷.۳. Efficiency یا بازدهی
۳۳	ارتقای کارایی حاصل شده در اثر ۱۰ بار سریعتر کردن CPU
۳۷	فصل دوم: خط لوله و هزاردها
۳۹	پیشگفتار فصل دوم
۳۹	۲.۱. موازی سازی سطح دستور (Instruction Level Parallelism)
۳۹	۲.۲. مقدمه‌ای بر Pipeline
۴۱	۲.۳. خط لوله‌ی دستور
۴۲	۲.۴. خط لوله‌ی دستور MIPS
۴۵	۲.۵. Pipeline Hazards (مخاطرات خط لوله)
۴۵	(۱) هزاردهای ساختاری
۴۵	(۲) هزاردهای داده‌ای
۴۶	(۳) هزاردهای کنترلی
۴۸	۲.۶. روش ارسال و روند operand forwarding
۵۳	۲.۷. Branch Hazards (مخاطرات انشعاب)
۵۳	۲.۷.۱. انشعاب غیر شرطی
۵۳	JMP LABEL
۵۴	۲.۷.۲. دستورات انشعاب شرطی
۵۴	۲.۷.۲.۱. انشعاب taken و untaken
۵۴	۲.۷.۳. دستور successor
۵۵	۲.۸. تکنیک ایستای مبارزه با انشعاب ۱: flush یا freeze کردن خط لوله
۵۵	۲.۹. تکنیک ایستای مبارزه با انشعاب ۲: all branches is untaken
۵۵	۲.۱۰. تکنیک ایستای مبارزه با انشعاب ۳: all branches are taken
۵۶	۲.۱۱. تکنیک ایستای مبارزه با انشعاب ۴: انشعاب با تاخیر یا delayed branch
۵۷	۲.۱۲. تکنیک جابجایی مفید دستورات غیر مرتبط
۵۷	تکنیک پیش برداشت اولین دستور مقصد انشعاب
۵۷	تکنیک پیش برداشت دستور successor
۵۷	۲.۱۳. محدودیت‌های زمان‌بندی انشعاب با تاخیر
۵۸	۲.۱۴. انواع وابستگی‌های داده‌ای و تاثیر آنها بر موازی سازی سطح دستورات
۵۹	۲.۱۴.۱. انواع وابستگی‌های داده‌ای
۵۹	۲.۱۴.۲. وابستگی نام (Name dependency)
۵۹	وابستگی نام ۱
۵۹	Anti dependency یا ضد وابستگی
۶۰	وابستگی نام ۲
۶۰	۲.۱۴.۳. هزاردهای داده‌ای را می‌توان بصورت زیر تقسیم‌بندی کرد
۶۰	(۱) RAW (Read After Write)
۶۰	(۲) WAW (Write after Write)
۶۰	(۳) WAR (Write after Read)
۶۰	۲.۱۴.۴. وابستگی‌های کنترلی

۶۱	۲.۱۵ پیش‌بینی پویای انشعاب
۶۱	۲.۱۵.۱ Profile based prediction
۶۲	۲.۱۵.۲ پیش‌بینی پویای انشعاب با استفاده از بافر پیش‌بینی انشعاب تک بیتی (1-bit prediction buffer)
۶۲	۲.۱۵.۳ پیش‌بینی پویای انشعاب با بافر مقصد انشعاب (branch target buffer) ۲ بیتی
۶۳	۲.۱۶ همبسته‌سازی پیش‌بینی‌کننده‌های انشعاب (correlating branch predictors)
۶۴	۲.۱۷ غلبه بر هازاردهای داده‌ای با زمان‌بندی پویای دستورات (غیر کمپایلری و سخت‌افزاری)
۶۴	۲.۱۷.۱ Hardware scheduling
۶۵	۲.۱۸ پیاده‌سازی خط لوله MIPS
۶۷	۲.۱۸.۱ پیاده‌سازی واحد کنترل برای کامپیوتر خط لوله شده MIPS
۶۸	۲.۱۸.۲ پیاده‌سازی خطوط Forwarding در خط لوله MIPS
۶۸	۲.۱۹ استثنائات (exceptions) و تاثیر آنها بر خط لوله
۶۸	۲.۱۹.۱ انواع استثنائات
۶۹	۲.۱۹.۲ رویداد terminating
۶۹	۲.۱۹.۳ انواع استثناءها در نامبر MIPS
۶۹	(۱) در فاز IF
۷۰	(۲) در فاز ID
۷۰	(۳) در فاز EXE
۷۰	(۴) در فاز MEM
۷۰	(۵) در فاز WB
۷۰	۲.۲۰ هزارد پیچیدگی مجموعه دستورات
۷۰	۲.۲۰.۱ دستورات autoincrement
۷۰	۲.۲۰.۲ دستورات تغییردهنده‌ی حافظه
۷۰	۲.۲۱ توسعه‌ی خط لوله‌ی MIPS برای پشتیبانی اعمال چند سیکله (خط لوله‌ی سمیز شناور)
۷۲	۲.۲۲ Superpipeline
۷۳	۲.۲۳ Dynamic scheduling
۷۳	۲.۲۳.۱ روش زمان‌بندی پویای سخت‌افزاری Scoreboard
۷۵	۲.۲۳.۲ مولفه‌های یک اسکوربورد
۷۵	۲.۲۴ تکنیک‌های اساسی کمپایلر برای تحقق ILP
۷۵	۲.۲۴.۱ زمان‌بندی (pipeline scheduling) PIPELINE و loop unrolling
۷۷	نکاتی در مورد loop unrolling
۷۷	۲.۲۵ روش زمان‌بندی پویای سخت‌افزاری توماسلو
۷۹	(۱) issue
۷۹	(۲) execute
۷۹	(۳) write results
۸۲	پرسش‌های کنکور دکتری
۸۷	فصل سوم: خط لوله‌ها و پردازنده‌های پیشرفته
۸۹	پیشگفتار فصل سوم
۸۹	۳.۱ پردازنده‌های Superscalar
۹۳	۳.۱.۱ چالش‌های سوپراسکالر

۹۳	۳,۲. اجرای تفکری یا speculative
۹۳	۳,۲,۱. سیاست‌هایی برای اجرای موازی در یک پردازنده‌ی سوپر اسکالر
۹۳	سیاست‌ها
۹۶	۳,۳. پردازنده‌های superpipeline
۹۶	۳,۳,۱. مقایسه سوپراسکالر با سوپرپایپلاین
۹۶	۳,۳,۲. ترکیب superpipelined superscalar
۹۷	۳,۴. پردازنده‌های vliw
۹۷	مزیت‌های vliw
۹۸	معایب vliw
۹۸	۳,۵. پردازنده‌های برداری (vector processors)
۱۰۰	۳,۵,۱. تعاریف معمول در پردازنده‌های برداری
۱۰۲	سربار strip mined loop
۱۰۲	۳,۵,۲. ارتقای کارایی پردازنده‌های برداری با pipeline chaining
۱۰۳	۳,۵,۳. محاسبه‌ی کارایی پردازش برداری
۱۰۷	۳,۶. پردازش COLLISION و بردار برخورد
۱۱۵	فصل چهارم: حافظه‌ی کش
۱۱۷	پیشگفتار فصل چهارم
۱۱۷	۴,۱. Locality یا محلیت
۱۱۷	نقص صفحه (page fault)
۱۱۸	۴,۲. مروری بر کارایی کش (cache performance)
۱۱۹	۴,۳. مسائلی که باید در کش‌ها باید حل شوند
۱۱۹	چگونه بلاک درون کش را بیابیم و بخوانیم؟
۱۱۹	۴,۳,۱. سازمان Direct mapping یا نگاشت مستقیم
۱۲۰	۴,۳,۲. سازمان set associative
۱۲۱	سیاست‌های نوشتن در کش
۱۲۶	۴,۴. کارایی کش‌ها
۱۲۷	۴,۵. متوسط زمان دسترسی به حافظه و کارایی پردازنده
۱۲۸	۴,۷. یک جمع‌بندی از فرمول‌های مورد استفاده در کش‌ها
۱۲۹	۴,۸. کش‌های چند لایه‌ای (multilevel caches)
۱۲۹	۴,۹. راه‌های بهینه‌سازی کش‌ها
۱۲۹	دلیل ۱ میس شدن
۱۲۹	دلیل ۲ میس شدن
۱۳۰	دلیل ۳ میس شدن
۱۳۱	راه حل دوم کاهش miss
۱۳۱	الگوریتم‌های جایگزینی
۱۳۱	۴,۱۰. انواع الگوریتم‌های جایگزینی
۱۳۱	۴,۱۱. استراتژی‌های نوشتن و تغییر اطلاعات در حافظه اصلی و کش
۱۳۱	Cash consistency یا همبستگی کش
۱۳۲	۴,۱۲. Cash coherency

۱۳۳	۴.۱۲.۱. راه حل‌های ایجاد coherency میان چندین کش در چند پردازنده‌ای
۱۳۳	(۱) الگوریتم نامعتبرسازی یا invalidation
۱۳۳	(۲) الگوریتم update
۱۳۳	مقایسه‌ی الگوریتم‌های update و invalidation
۱۳۵	فصل پنجم: حافظه مجازی و چند نخ
۱۳۷	پیشگفتار فصل پنجم
۱۳۷	۵.۱. حافظه مجازی و چند نخ
۱۳۸	۵.۲. اختلافات بین حافظه مجازی و کش‌ها
۱۳۹	۵.۳. سیستم‌های storage, i/o
۱۳۹	۵.۳.۱. کارایی I/O
۱۳۹	۵.۳.۲. تعاریف
۱۴۰	۵.۴. چندنخی و موازی‌سازی سطح نخ (multithreading and thread level parallelism)
۱۴۲	۵.۴.۱. چالش‌های طراحی SMT
۱۴۳	فصل ششم: شبکه‌های سوئیچی و چندپردازنده‌ها
۱۴۵	پیشگفتار فصل ششم
۱۴۵	۶.۱. شبکه‌های سوئیچی و چند پردازنده‌ها
۱۴۵	۶.۲. اتصال بیشتر از دو وسیله به هم
۱۴۶	۶.۲.۱. تاخیر انتقال سوئیچینگ بسته در یک سوئیچ
۱۴۶	۶.۳. توپولوژی شبکه‌ی میان ارتباطی
۱۴۶	۶.۳.۱. شبکه‌های سوئیچی direct
۱۴۶	تعداد نودهای شبکه
۱۴۶	تعداد لینک‌های یک شبکه‌ی میان ارتباطی: (cost یا هزینه‌ی لینک)
۱۴۶	هزینه‌ی لینک دو طرفه
۱۴۶	درجه‌ی شبکه
۱۴۶	پهنای باند شبکه
۱۴۷	پهنای باند میان برشی
۱۴۷	قطر شبکه
۱۴۷	Average distance یا میانگین فاصله‌ی دو نود در شبکه
۱۴۷	۶.۳.۱.۱. RING
۱۴۷	۶.۳.۱.۲. شبکه مش دو بعدی یا 2-D Mesh
۱۴۸	۶.۳.۱.۳. شبکه‌ی توری (torus)
۱۴۹	۶.۳.۱.۴. شبکه‌های فوق مکعب یا Hypercube (2-array n cube)
۱۵۰	۶.۳.۱.۵. شبکه‌های فوق مکعب k-array n-cube
۱۵۰	۶.۳.۱.۶. شبکه‌ی fully connected
۱۵۱	۶.۳.۱.۷. درخت دودویی
۱۵۱	۶.۳.۱.۸. FAT TREE
۱۵۱	۶.۴. شبکه‌های INDIRECT
۱۵۲	۶.۴.۱. شبکه‌ی سوئیچی CROSSBAR یا سوئیچ متقاطع $N \times N$
۱۵۲	۶.۴.۱.۱. اتصال n پردازنده و m مازول حافظه با یک سوئیچ crossbar

۱۵۲	 سوئیچ‌های چند مرحله‌ای: Multi stage interconnect networks یا MIN ها
۱۵۳	 شبکه‌ی BANYAN
۱۵۳	 شبکه Switch Banyan
۱۵۴	 ویژگی‌های شبکه Switch Banyan (8×8) جهت اتصال سوئیچ‌های 2×2
۱۵۵	 شبکه Switching OMEGA (8×8)
۱۵۵	 نحوه اتصال ورودی‌ها به خروجی‌ها در شبکه سوئیچ OMEGA
۱۵۷	 شبکه Benes
۱۶۰	 ویژگی‌های شبکه Benes
۱۶۰	 عملیات Self Routing در شبکه 8×8 Benes
۱۶۴	 BUS ها یا گذرگاه‌های مشترک
۱۶۵	 پهنای باند یک باس چندگانه
۱۶۶	 چندپردازنده‌ای و چندنخی
۱۶۶	 مدل shared memory multiprocessor (۱)
۱۶۷	 مدل message passing multiprocessor (۳)
۱۶۸	 معماری‌های چند هسته‌ای
۱۷۰	 منابع

پیشگفتار:

این کتاب برای بررسی مباحث پیشرفته در معماری کامپیوتر نگاشته شده است که برای دانشجویان و محققان رشته‌های مهندسی کامپیوتر و مهندسی برق قابل استفاده است. نحوه‌ی طرح مطالب و پرسش‌های چهارگزینه‌ای فروش جامع و سریع بوده و بگونه‌ای است که در برگیرنده‌ی تمام مطالب پیشرفته باشد یعنی جامع باشد و همچنین مختصر و مفید باشد و یک دانشجو بتواند با مطالعه‌ی این کتاب تا حد بسیار بالایی خود را در امتحان دکترای PHD و یا امتحان کارشناسی ارشد بیمه کند و با سخت‌ترین و جدیدترین سوالات و مباحث آشنا شود. نویسنده‌ی کتاب ابتدا سوالات کنکورهای دکتری و ارشد مهندسی کامپیوتر گرایش معماری سیستم‌های کامپیوتری را بررسی کرده و مباحث معمول در این آزمون‌ها را بررسی نموده و سپس به طرح مسایل دیگر پرداخته که احتمال طرح سوال از آنها وجود دارد. می‌توان به راحتی گفت که تمام مباحث پیشرفته و اصلی معماری کامپیوتر در این کتاب گنجانده شده است. علاوه بر کتاب‌های مرجع نظیر کتاب KAI HWAN و PATERSON از مقالات و کتاب‌های بسیاری در تالیف این کتاب بهره‌گیری شده است که در قسمت مراجع آورده شده اند. ساختار کتاب ساده و روان است و به هم پیوستگی مطالب و رعایت پیشنیازها انجام شده است. مباحث سیستم‌های مطمئن (Reliable systems) و مدارهای مجتمع و شبکه‌های سوئیچی که بصورت درس‌های جداگانه در دانشگاه مطرح می‌شوند ولی قسمت عمده‌ای از سوالات آزمون دکترا را تشکیل می‌دهند در حد بسیار خوبی آدرس دهی و مطرح شده اند تا خواننده بتواند بدون نیاز به کتاب‌های دیگر این مطالب را فرا بگیرد و براحتی پاسخگوی مسایل کنکور باشد. بدون شک هیچ کتابی خالی از اشکال نبوده و از خواننده‌ی محترم انتظار می‌رود که در رفع اشکالات کتاب ما را یاری نماید.