

طراحی و شبیه‌سازی ریزپردازنده با VERILOG & VHDL

نویسنده: تلی اولادغزایی

سرشناسه	اولادغفاری، تلی، ۱۳۶۲-
عنوان و نام پدیدآور	طراحی و شبیه سازی ریزپردازنده با VHDL & VERILOG/تلی اولادغفاری.
مشخصات نشر	تبریز: انتشارات فادیا، ۱۳۹۷.
مشخصات ظاهری	۲۹۰ ص.
شابک	978-622-6354-27-1:
وضعیت فهرست نویسی	فیبا
موضوع	وریلاگ (زبان توصیفی سخت افزار کامپیوتر)
موضوع	(Verilog (Computer hardware description language
موضوع	وی. ای. دی. ال (زبان توصیفی سخت افزار)
موضوع	(VHDL (Computer hardware description language
موضوع	ریزپردازنده ها -- طرح و ساختمان -- داده پرداز
موضوع	Microprocessors -- Design and construction -- Data processing
موضوع	ریزپردازنده ها -- شبیه سازی
موضوع	Microprocessors -- Simulation methods
موضوع	الکترونیک رقمی -- الگوهای ریاضی
موضوع	Digital electronics -- Mathematical models
رده بندی کنگره	TK۷۸۸۵/۷ط۸ط۴
رده بندی دیویی	۶۲۱/۳۰۳
شماره کتابشناسی ملی	۵۵۰۰۹۱۱۰



Microprocessor Design & Simulation with VERILOG & VHDL

طراحی و شبیه سازی ریزپردازنده با VHDL & VERILOG

- | | |
|---|--|
| <ul style="list-style-type: none"> Author: Telli Oladghafari Design: Telli Oladghafari Litograph: Afra Print: Azam Tabrizi First Published: 1397 Publication: Fadia Price: 200,000 RLS | <ul style="list-style-type: none"> نویسنده: تلی اولادغفاری طراحی روی جلد: تلی اولادغفاری صفحه آرا: تلی اولادغفاری لیتوگرافی: افرنگ چاپ: اعظم تبریزی شمارگان: ۱۰۰۰ نسخه چاپ: اول-۱۳۹۷ ناشر: انتشارات فادیا بها: ۲۰۰,۰۰۰ ریال |
| <ul style="list-style-type: none"> ISBN: 978-622-6354-27-1 | <ul style="list-style-type: none"> شابک: ۹۷۸-۶۲۲-۶۳۵۴-۲۷-۱ کد کتاب: ۵۸ |

فهرست

۱۹	پیش گفتار:
۲۱	مقدمه:
۲۳	فصل اول
۲۴	آشنایی با زبان verilog
۲۴	مزایای استفاده از VHDL
۲۵	مدل سازی و مستند سازی
۲۵	شبیه سازی، اصلاح و خطایابی قبل از فرایند ساخت
۲۶	خودکار سازی طراحی
۲۶	ساخت نمونه اولیه سریع
۲۶	کوتاه تر بودن زمان لازم برای تولید طرح
۲۷	مجموع سازی مدار در مقیاس بسیار بالا با کمترین خطا
۲۸	مدل سازی مدارهای دیجیتال
۲۹	سطوح مدل سازی
۲۹	مدل سازی رفتاری
۲۹	مدل سازی در سطح روند داده
۳۰	مدل سازی در سطح گیت های منطقی
۳۰	مدل سازی در سطح کلید

۳۱..... مدل سازی در زبان Verilog HDL

۳۱..... مدل سازی گیت Not در سطح روند داده

۳۲..... مدل سازی گیت Not در سطح گیت

۳۲..... مدل سازی گیت Not در سطح رفتاری

۳۳..... مدل سازی گیت Not در سطح کلید

۳۵..... مدل سازی گیت Nand در سطح روند داده

۳۵..... مدل سازی گیت Nand در سطح گیت

۳۶..... مدل سازی گیت Nand در سطح رفتاری

۳۶..... مدل سازی گیت Nand در سطح کلید

۳۸..... مدل سازی قفل D در سطح رفتاری

۳۹..... مدل سازی فلیپ فلاپ D در سطح رفتاری

۴۱..... فصل دوم

۴۲..... ویژگیهای Verilog

۴۳..... انواع داده

۴۳..... مجموعه مقادیر

۴۳..... ثباتها

۴۳..... Net ها

۴۳..... حافظهها

۴۳..... نوع داده صحیح و زمانها

۴۴..... انواع داده: ثباتها

- انواع داده: Net ها ۴۴
- انواع داده: حافظهها ۴۴
- انواع داده: پارامترها ۴۵
- عبارات ۴۵
- نمایش اعداد ۴۶
- اعداد مدھی ساده (بعنوان مثال: ۴۵، ۵۰۷، ۲۳۴ و غیره) ۴۶
- عملگرهای حساب ۴۶
- عملگرهای ابطها ۴۷
- عملگرهای تساوی ۴۷
- عملگرهای منطقی ۴۸
- عملگرهای بیتی ۴۸
- $0^x = 1^x$ $x^x = x$, $0^{~x} = 1^{~x} = x^{~x} = x$ ۴۹
- عملگرهای کاهشی ۴۹
- عملگرهای انتقال ۵۰
- عملگر الحاق ۵۰
- عملگر شرطی ۵۰
- قوانین اولویت عملگرها ۵۱
- نکاتی در مورد عملوندها ۵۱
- تخصیصها ۵۲
- تخصیص پیوسته ۵۲

۵۲	 تخصیص رویهای
۵۳	 مدلسازی رفتاری
۵۳	 مقدمهای برمدلسازی رفتاری
۵۴	 تخصیص رویهای بلوکی
۵۴	 تخصیص رویهای غیربلوکی
۵۵	 دستور شرطی
۵۶	 دستور case
۵۷	 دستورات تکرار
۵۸	 دستور forever
۵۸	 دستور repeat
۵۸	 دستور while
۵۹	 دستور for
۵۹	 کنترل زمانی رویهای
۶۰	 کنترل delay
۶۰	 کنترل event
۶۱	 دستور wait
۶۱	 Intra-Assignment Timing Controls
۶۲	 دستورات بلوکی
۶۳	 مثال برای بلوک موازی
۶۴	 پروسیجرهای ساختیافته

۶۴	initial	دستور
۶۵	always	دستور
۶۵		وظیفه
۶۶		تابع
۶۷		ساختارهای سلسله مراتبی
۶۷		نحوه ترسیم مازول
۶۸		پورت‌های مازول
۶۹	Verilog	توابع داخلی
۷۰		ویژگیهای قالب
۷۱		فایل
۷۱	\$finish	دستور
۷۲	Verilog	دستورات زبان
۷۲	If else	کلمه کلیدی
۷۳		عملگر ؟
۷۴	case	کلمه کلیدی
۷۶	{}	عملگر
۷۶	not and	گیت‌های و
۷۸	UDP	
۷۹	Parameter	
۹۱		فصل سوم

۹۱	ماشین‌های چند منظوره
۹۲	ماشین چهار منظوره سه‌بیتی
۹۵	ماشین چهار منظوره هشت بیتی
۹۷	ماشین هشت منظوره ۸ بیتی
۹۹	انواع ثبات‌های موجود در سیستم‌های دیجیتال
۹۹	ثبات دو بیتی آسنکرون
۱۰۰	ثبات دو بیتی آسنکرون با خروجی دو طرفه
۱۰۲	ثبات دو بیتی سنکرون با خروجی دو طرفه
۱۰۳	ثبات دو بیتی سنکرون با خروجی دو طرفه
۱۰۴	ثبات دو بیتی سنکرون با خروجی دو طرفه و خروجی دائم
۱۱۱	فصل چهارم
۱۱۲	ماشین برنامه‌پذیر
۱۱۳	اجزاء ماشین برنامه‌پذیر
۱۱۵	انواع پورت
۱۱۵	پورت خروجی
۱۱۷	پورت دوطرفه
۱۱۷	ارتباط حافظه و پورت‌های ورودی و خروجی
۱۱۸	واحد حافظه
۱۱۹	مدلسازی اجزای حافظه در Verilog
۱۱۹	کد گشای ۲ × ۴

۱۱۹	سلول حافظه
۱۲۱	فصل پنج
۱۲۲	ویژگی‌های ریزپردازنده
۱۲۲	مجموعه دستورات
۱۲۲	فرمت دستورات
۱۲۳	دستورات ذخیره و بازیابی
۱۲۳	دستور LDA
۱۲۴	دستور STA
۱۲۴	دستورات ورودی و خروجی
۱۲۴	دستور IN
۱۲۵	دستور OUT
۱۲۶	دستورات محاسباتی و منطقی
۱۲۶	دستورات محاسباتی
۱۲۶	دستورات جمع و تفریق
۱۲۷	دستور SUB
۱۲۸	دستور کاهش
۱۲۹	دستورات منطقی
۱۳۳	دستورات پرش
۱۳۴	دستورات پرش شرطی
۱۳۷	مجموعه دستورات پردازنده

۱۳۸		مشخصات گذرگاه‌های ریزپردازنده
۱۳۸		گذرگاه‌های ریزپردازنده:
۱۴۱		ارتباط ریزپردازنده با دنیای خارج
۱۴۲		ساختار داخلی ریزپردازنده
۱۵۴		نحوه اجرای دستورالعمل‌ها
۱۵۴		چرخه واکنشی
۱۵۶		چرخه اجرا
۱۵۹		دستورات شرطی
۱۶۱		دستورات محاسباتی
۱۶۲		دستورات منطقی
۱۶۳		دستور RST
۱۶۳		دستور شیفت
۱۶۴		دستور توقف
۱۶۴		مدل‌سازی واحد کنترل
۱۶۶		مدل‌سازی اجزای واحد کنترل در verilog
۱۶۶		شمارنده حلقوی
۱۶۷		کد گشای دستور
۱۶۸		ماتریس کنترل
۱۷۳		ساختار سیستم کامپیوتری
۱۷۵		حافظه

۱۷۶	 دستگاه های جانبی
۱۷۸	 اجرای یک برنامه نمونه
۱۷۹	 مدل سازی سیستم کامپیوتری به زبان verilog
۱۹۲	 اجرای برنامه توسط نرم افزار Verilogger
۱۹۳	 شبیه سازی یک ماژول
۱۹۵	 اجرای یک برنامه نمونه
۱۹۹	 فصل ششم
۲۰۰	 طراحی چند پر ازند با گانه مشترک (SAP4)
۲۱۵	 ساخت سیستم چند پر ازند با استفاده از ریزپردازنده
۲۱۷	 فصل هفت
۲۱۸	 معماری پایپ لاین
۲۱۹	 نحوه اجرای دستورات در پردازنده پایپ لاین
۲۱۹	 واکنشی دستور
۲۲۱	 رمز گشایی دستور
۲۲۳	 بخش اجرا
۲۲۴	 نوشتن نتیجه
۲۳۱	 ثبات پایپ لاین واکنشی دستور
۲۳۳	 واحد رمز گشایی دستور
۲۳۸	 ثبات پایپ لاین رمز گشایی دستور
۲۴۰	 بخش اجرا

۲۴۰	واحد محاسبات ریاضی و منطقی
۲۴۲	ثبات A
۲۴۴	ثبات پایپ لاین اجرا
۲۴۶	دستیابی به حافظه
۲۴۶	حافظه داده
۲۴۹	ثبات پایپ لاین حافظه
۲۵۱	مرحله نوشتن نتیجه
۲۵۲	مالتی پیک
۲۵۳	چگونگی ارتباط بخش با یک بگر
۲۵۷	بخش رمز گشایی
۲۶۱	بخش اجرای دستور
۲۶۶	بخش دستیابی به حافظه
۲۶۸	بخش نوشتن نتیجه
۲۷۸	اجرای یک برنامه نمونه
۲۸۰	اجرای برنامه در نرم افزار modelsim

پیش گفتار:

زبان‌های توصیف سخت‌افزار جهت استفاده از توانمندی‌های کامپیوترها در طراحی مدارهای دیجیتال بوجود آمدند. یعنی زبان‌های توصیف سخت‌افزار جهت استفاده از کامپیوتر در زمینه طراحی، شبیه‌سازی، مدل‌سازی، مستندسازی، تست و پیاده‌سازی مدارها و سیستم‌های دیجیتال بوجود آمده‌اند. طراحی دیجیتال در اوایل پیدایش مدارهای دیجیتال به صورت دستی انجام می‌شد اما با توجه به سرعت عملکرد کامپیوترهای دیجیتال که امروزه هستند حجم وسیع برنامه‌ها و داده‌ها را در زمان بسیار اندک پردازش نمایند، این کامپیوترها در عرصه طراحی وارد شده و در تمامی علوم و فنون به این منظور مورد استفاده قرار می‌گیرند که تحت عنوان طراحی به کمک کامپیوتر^۱ (CAD) یاد می‌شود. CAD در زمینه طراحی سیستم‌های دیجیتال نیز به کار می‌رود. به عبارتی کامپیوترهای دیجیتال به وسیله طراحی دیجیتال بوجود آمده‌اند و امروزه طراحی دیجیتال بوسیله خود این کامپیوترها انجام می‌گیرد. زبان‌ها و محیط‌هایی توسط کامپیوتر فراهم است که می‌توان از آنها به منظور طراحی مدارها و سیستم‌های دیجیتال استفاده نمود. این زبان‌ها را زبان‌های توصیف سخت‌افزار^۲ (HDL) نامند. زبانهای توصیف سخت‌افزار متعددی وجود دارند که از بین آنها Verilog^۳ توسط انجمن مهندسين برق و الكترونیک (IEEE)^۳ استاندارد شده‌است. VerilogHDL بدلیل سادگی و مشابهت آن به زبان C مورد توجه بیشتری می‌باشد و به همین دلیل در این

^۱ Computer Aided Design

^۲ Hardware Description language

^۳ Institute of Electrical and Electronic engineers

کتاب تصمیم داریم با استفاده از این زبان طراحی مدارهای پایه کامپیوترهای دیجیتال را
ارایه کنیم.

www.ketab.ir