



طراحی مدارهای مجتمع CMOS

ویرایش چهارم

نویسندگان

نیل وست و دیوید هریس

ترجمه

دکتر ناصر حمزه‌آده

(عضو هیئت علمی دانشگاه تهران)

۱۳۹۳

سرشناسه	: وست، نیل اچ‌ای.
عنوان و نام پدیدآور	: Weste, Neil H. E.
مشخصات نشر	: طراحی مدارهای مجتمع CMOS/نویسندگان: نیل وست، دیوید هریس؛ ترجمه ناصر محمدزاده
مشخصات ظاهری	: تهران: دانشگاه شاهد، مرکز چاپ و انتشارات، ۱۳۹۳.
شابک	: ۹۷۸-۶۰۰-۶۱۲۱-۲۷-۷
وضعیت فهرست‌نویسی	: فیپا.
یادداشت	: عنوان اصلی: CMOS VLSI design: a circuits and systems perspective, 4 th ed, 2011
یادداشت	: واژه‌نامه.
یادداشت	: نمایه.
موضوع	: مدارهای مجتمع - مجتمع‌سازی در مقیاس بسیار بزرگ - طرح و ساختمان
موضوع	: نیمه‌هادی‌های اکسید فلزی مکمل
شناسه افزوده	: هریس، دیوید مانی
شناسه افزوده	: Harris, David Monev
شناسه افزوده	: محمد زده، ناصر، ۱۳۶۰ - مترجم
رده‌بندی کنگره	: TK7۸۷۲ .۷۴ ۱۳۳
رده‌بندی دیویی	: ۶۲۰.۳۵
شماره کتابشناسی ملی	: ۳۴۵۷۰۲۲



طراحی مدارهای مجتمع CMOS

ترجمه	: ناصر محمدزاده
تعداد	: ۱۰۰۰ نسخه
نوبت چاپ	: اول ۱۳۹۳
قیمت	: ۱۹۲۰۰۰ ریال
نشانی ناشر	: تهران، ابتدای آزادراه خلیج فارس، روبه‌روی حرم مطهر امام خمینی (ره)، معاونت پژوهش و فناوری، مرکز چاپ و انتشارات دانشگاه شاهد

فهرست مطالب

فصل ۱ مقدمه

۱-۱ تاریخچه

۲-۱ چشم‌انداز آینده

۳-۱ ترانزیستورهای MOS

۴-۱ منطق CMOS

۱-۴-۱ وارونه‌گر

۲-۱-۱ بیت NAND

۳-۴-۱ گیت‌های مطلق CMOS

۴-۴-۱ گیت OR

۵-۴-۱ گیت‌های ضرب

۶-۴-۱ ترانزیستورهای عبور گیت عبور

۷-۴-۱ بافر سه‌حالت

۸-۴-۱ مالتی‌پلکسرها

۹-۴-۱ مدارهای ترتیبی

۵-۱ چینش و فرایند ساخت CMOS

۱-۵-۱ مقطع عرضی وارونگر

۲-۵-۱ فرایند ساخت

۳-۵-۱ قوانین طراحی چینش

۴-۵-۱ چینش گیت‌ها

۵-۵-۱ نمودار میله‌ای

۶-۱ افراز طراحی

۱-۶-۱ انتزاع طراحی

۲-۶-۱ طراحی ساخت‌یافته

۳-۶-۱ حوزه‌های فیزیکی، ساختاری و رفتاری

۷-۱ واریسی طراحی

۸-۱ ساخت، پکیج‌کردن و تست

- ۹-۱ خلاصه و جمع‌بندی ۵۹
 تمرین‌ها ۶۱

فصل ۲ تئوری ترانزیستورهای MOS

- ۱-۲ مقدمه ۶۵
 ۲-۲ مشخصه‌های I-V ترانزیستورهای کانال بلند ۷۰
 ۳-۲ مشخصه‌های C-V ۷۵
 ۱-۳-۲ مدل‌های خازن MOS ساده ۷۶
 ۲-۳-۲ مدل مشروح خازن گیت MOS ۷۸
 ۳-۱-۲ مدل مشروح خازن نفوذ MOS ۸۱
 ۴-۲ اثرات غیرایده‌آل مدار I-V ۸۵
 ۱-۴-۲ تنزیل، قابلات تحرک و اشباع سرعت ۸۸
 ۲-۴-۲ مدولاسیون عبور کانال ۹۳
 ۳-۴-۲ اثرات ولتاژ آستانه ۹۴
 ۴-۴-۲ جریان نشی ۹۶
 ۵-۴-۲ وابستگی به دما ۱۰۳
 ۶-۴-۲ وابستگی به شکل هندسی ترانزیستور ۱۰۵
 ۷-۴-۲ جمع‌بندی ۱۰۶
 ۵-۲ مشخصه‌های انتقالی DC ۱۰۷
 ۱-۵-۲ مشخصه‌های DC وارونگر CMOS ایستا ۱۰۸
 ۲-۵-۲ تأثیرات نسبت بتاها ۱۱۱
 ۳-۵-۲ حاشیه نویز ۱۱۳
 ۴-۵-۲ مشخصه‌های DC ترانزیستور عبور ۱۱۶
 ۶-۲ خلاصه و جمع‌بندی ۱۱۸
 تمرین‌ها ۱۲۰

فصل ۳ تکنولوژی ساخت CMOS

- ۱-۳ مقدمه ۱۲۵
 ۲-۳ فن‌آوری‌های CMOS ۱۲۷
 ۱-۲-۳ تشکیل ویفر ۱۲۷

۱۲۸	فوتولیتوگرافی	۲-۲-۳
۱۳۳	تشکیل کانال و چاه	۳-۲-۳
۱۳۸	دی اکسید سیلیکون (SiO_2)	۴-۲-۳
۱۳۹	جداسازی اجزا	۵-۲-۳
۱۴۲	اکسید گیت	۶-۲-۳
۱۴۳	ایجاد گیت و سورس/درین	۷-۲-۳
۱۴۶	ایجاد اتصالات و لایه های فلز	۸-۲-۳
۱۵۰	مقاوم سازی	۹-۲-۳
۱۵۰	متروولوژی	۱۰-۲-۳
۱۵۱	قوانین طراحی	۳-۳
۱۵۲	پیدرزمین قوانین طراحی	۱-۳-۳
۱۵۸	خط پیرامونی، شر و دیگر ساختارها	۲-۳-۳
۱۵۹	قوانین طراحی مقیاس پذیر MOSIS CMOS	۳-۳-۳
۱۶۰	قوانین طراحی میکرون	۴-۳-۳
۱۶۳	پیشرفت های فرایند CMOS	۴-۳
۱۶۳	ترانزیستورها	۱-۴-۳
۱۶۹	ارتباطات	۲-۴-۳
۱۷۳	عناصر مدار	۳-۴-۳
۱۸۳	ساختارهای بعد از CMOS سنتی	۴-۴-۳
۱۸۵	ابزار طراحی وابسته به تکنولوژی	۵-۳
۱۸۶	وارسی کننده قانون طراحی (DRC)	۱-۵-۳
۱۸۸	استخراج مدار	۲-۵-۳
۱۸۹	مباحثی در ساخت	۶-۳
۱۸۹	قوانین آنتن	۱-۶-۳
۱۹۱	قوانین چگالی لایه	۲-۶-۳
۱۹۲	قوانین بهبود تفکیک پذیری	۳-۶-۳
۱۹۲	قوانین مربوط به شیارهای فلزی	۴-۶-۳
۱۹۳	راهنماهای بهبود بارآوری	۵-۶-۳

۱۹۴	۷-۳ چشم‌انداز تاریخی
۱۹۵	۸-۳ خلاصه و جمع‌بندی
۱۹۶	تمرین‌ها
	فصل ۴ تأخیر
۱۹۹	۱-۴ مقدمه
۲۰۰	۱-۱-۴ تعاریف
۲۰۳	۲-۱-۴ بهینه‌سازی زمانی
۲۰۵	۲-۴ پاسخ گذرا
۲۱۰	۳-۴ مدل تأخیر RC
۲۱۰	۱-۳-۴ مقایست و اثر
۲۱۱	۲-۳-۴ زمان گیت منفوذ
۲۱۲	۳-۳-۴ مدارهای RC معادل
۲۱۵	۴-۳-۴ پاسخ گذرا
۲۱۷	۵-۳-۴ تأخیر المور
۲۲۲	۶-۳-۴ وابستگی خازن به چیس
۲۲۴	۷-۳-۴ تعیین مقاومت مؤثر
۲۲۶	۴-۴ مدل خطی تأخیر
۲۲۷	۱-۴-۴ تلاش منطقی
۲۲۹	۲-۴-۴ تأخیر پارازیتی
۲۳۲	۳-۴-۴ تأخیر در یک گیت منطقی
۲۳۴	۴-۴-۴ درایو
۲۳۴	۵-۴-۴ استخراج تلاش منطقی از ورقه داده‌ها
۲۳۶	۶-۴-۴ محدودیت‌های مدل تأخیر خطی
۲۴۲	۵-۴ تلاش منطقی مسیرها
۲۴۲	۱-۵-۴ تأخیر شبکه‌های منطقی چندطبقه
۲۴۷	۲-۵-۴ تعیین تعداد طبقات بهینه
۲۵۰	۳-۵-۴ مثال
۲۵۳	۴-۵-۴ خلاصه و جمع‌بندی تلاش منطقی

۲۵۶	محدودیت‌های تلاش منطقی	۵-۵-۴
۲۵۶	تکرار چندباره برای تعیین اندازه ترانزیستورها	۶-۵-۴
۲۵۹	مدل‌های تأخیر برای تحلیل تأخیر	۶-۴
۲۵۹	مدل خطی مبتنی بر شیب	۱-۶-۴
۲۶۰	مدل غیرخطی تأخیر	۲-۶-۴
۲۶۰	مدل منبع جریان	۳-۶-۴
۲۶۱	چشم‌انداز تاریخی	۷-۴
۲۶۲	خلاصه و جمع‌بندی	۸-۴
۲۶۳	تمرین‌ها	
	فصل ۵ توان	
۲۶۹	مقدمه	۱-۵
۲۷۰	تعاریف	۱-۱-۵
۲۷۱	مثال‌ها	۲-۱-۵
۲۷۴	عوامل مصرف توان	۳-۱-۵
۲۷۶	توان پویا	۲-۵
۲۷۸	ضریب فعالیت	۱-۲-۵
۲۸۲	خازن	۲-۲-۵
۲۸۶	ولتاژ	۳-۲-۵
۲۹۲	فرکانس	۴-۲-۵
۲۹۳	جریان اتصال کوتاه	۵-۲-۵
۲۹۴	مدارهای تشدیدشده	۶-۲-۵
۲۹۵	توان ایستا	۳-۵
۲۹۵	عوامل مصرف توان ایستا	۱-۳-۵
۳۰۳	گیت کردن توان	۲-۳-۵
۳۰۷	ضخامت اکسید چندگانه و ولتاژهای آستانه چندگانه	۳-۳-۵
۳۰۸	ولتاژهای آستانه متغیر	۴-۳-۵
۳۰۹	کنترل بردار ورودی	۵-۳-۵
۳۱۰	بهینه‌سازی تأخیر-انرژی	۴-۵

۳۱۰	۱-۴-۵ انرژی کمینه
۳۱۴	۲-۴-۵ حاصل ضرب تأخیر در انرژی کمینه
۳۱۵	۳-۴-۵ انرژی کمینه تحت محدودیت تأخیر
۳۱۶	۵-۵ معماری‌های توان پایین
۳۱۶	۱-۵-۵ ریزمعماری‌ها
۳۱۷	۲-۵-۵ توازی و ساختارهای خط لوله‌ای
۳۱۸	۳-۵-۵ حالت‌های مدیریت توان
۳۱۹	۶-۵ خلاصه و جمع‌بندی
۳۲۱	نسبته‌ها

فصل ۶ ارتباطات

۳۲۳	۱-۶ مقدمه
۳۲۴	۱-۱-۶ شکل سیم
۳۲۵	۲-۱-۶ مثال: پشته‌های نوری انتل
۳۲۷	۲-۶ مدل کردن ارتباطات
۳۲۸	۱-۲-۶ مقاومت
۳۳۱	۲-۲-۶ خازن
۳۳۴	۳-۲-۶ القائیدگی
۳۳۷	۴-۲-۶ اثر پوستی
۳۳۸	۵-۲-۶ وابستگی دمایی
۳۳۸	۳-۶ اثر ارتباطات
۳۳۸	۱-۳-۶ تأخیر
۳۴۱	۲-۳-۶ انرژی
۳۴۲	۳-۳-۶ هم‌شنوایی
۳۴۷	۴-۳-۶ اثرات القائیدگی
۳۵۲	۵-۳-۶ مباحثی در کنار مقاومت موثر و تأخیر المور
۳۵۴	۴-۶ طراحی ارتباطات
۳۵۵	۱-۴-۶ عرض سیم‌ها و فاصله بین سیم‌ها و انتخاب لایه‌های فلزی
۳۵۶	۲-۴-۶ تکرارکننده‌ها

۳۶۰	کنترل هم‌شنوایی	۳-۴-۶
۳۶۳	سیگنال‌دهی با تغییر اندک در دامنه	۴-۴-۶
۳۶۶	بازتولیدکننده‌ها	۵-۴-۶
۳۶۷	مباحثی درباره تلاش منطقی سیم‌ها	۵-۶
۳۶۹	خلاصه و جمع‌بندی	۶-۶
۳۷۱	تمرین‌ها	

فصل ۷ استحکام طرح

۳۷۳	۱-۷ مقدمه	
۳۷۴	۲-۷ اختلاف‌پذیری	
۳۷۶	۱-۲-۷ ولتاژ منبع تغذیه	
۳۷۶	۲-۲-۷ دما	
۳۷۸	۳-۲-۷ اختلاف فرکانس	
۳۸۰	۴-۲-۷ گوشه‌های طراحی	
۳۸۴	۳-۷ اتکاپذیری	
۳۸۴	۱-۳-۷ مجموعه واژگان اتکاپذیری	
۳۸۷	۲-۳-۷ استهلاک اکسید	
۳۸۹	۳-۳-۷ استهلاک ارتباطات	
۳۹۳	۴-۳-۷ خطاهای نرم	
۳۹۶	۵-۳-۷ خرابی حاصل از ولتاژ افزونه	
۳۹۷	۶-۳-۷ قفل‌شدگی	
۴۰۰	۴-۷ تغییر مقیاس	
۴۰۱	۱-۴-۷ تغییر مقیاس ترانزیستورها	
۴۰۴	۲-۴-۷ تغییر مقیاس ارتباطات	
۴۰۷	۳-۴-۷ نقشه راه بین‌المللی تکنولوژی برای نیمه‌هادی‌ها (ITRS)	
۴۰۸	۴-۴-۷ اثرات تغییر مقیاس بر روی طراحی	
۴۱۵	۵-۷ تحلیل آماری اختلاف‌پذیری	
۴۱۶	۱-۵-۷ ویژگی‌های متغیرهای تصادفی	
۴۲۲	۲-۵-۷ علل اختلاف‌پذیری	

۴۲۹	۳-۵-۷ اثرات اختلاف‌ها
۴۳۶	۶-۷ طراحی مقاوم در برابر اختلاف
۴۳۶	۱-۶-۷ کنترل وقفی
۴۳۷	۲-۶-۷ تحمل‌پذیری خطا
۴۴۰	۷-۷ خلاصه و جمع‌بندی
۴۴۲	تمرین‌ها

فصل ۸ طراحی مدارهای ترکیبی

۴۴۵	۱-۸ مقدمه
۴۴۸	۲-۸ انواع مدارهای ترکیبی
۴۴۹	۱-۲-۸ CMOS ایستا
۴۵۹	۲-۲-۸ مدارهای نستی
۴۶۷	۳-۲-۸ منطق وئیل و شناژ (CVSL)
۴۶۹	۴-۲-۸ مدارهای پویا
۴۹۰	۵-۲-۸ منطق ترانزیستور عبور
۵۰۰	۳-۸ نکات مهم در طراحی مدار
۵۰۱	۱-۳-۸ افت به اندازه ولتاژ آستانه
۵۰۲	۲-۳-۸ رعایت‌نشدن نسبت اندازه‌ها
۵۰۳	۳-۳-۸ جریان نشستی
۵۰۴	۴-۳-۸ اشتراک بار
۵۰۴	۵-۳-۸ نویز منبع تغذیه
۵۰۵	۶-۳-۸ نقاط داغ
۵۰۶	۷-۳-۸ تزریق حامل اقلیت
۵۰۷	۸-۳-۸ تزویج با پشت‌گیت
۵۰۸	۹-۳-۸ حساسیت به نویز ورودی نفوذ
۵۰۹	۱۰-۳-۸ حساسیت فرایند
۵۰۹	۱۱-۳-۸ مثال: بودجه نویز برای منطق دومینو
۵۱۲	۴-۸ طراحی مدار سیلیکون روی عایق
۵۱۴	۱-۴-۸ ولتاژ بدنه شناور

۵۱۵	مزیت‌های SOI	۲-۴-۸
۵۱۶	معایب SOI	۳-۴-۸
۵۱۸	تأثیر SOI روی سبک‌های مداری مختلف	۴-۴-۸
۵۲۰	جمع‌بندی	۵-۴-۸
۵۲۱	طراحی مدارهای زیرآستانه	۵-۸
۵۲۲	اندازه‌دهی	۱-۵-۸
۵۲۲	انتخاب گیت	۲-۵-۸
۵۲۴	چشم‌انداز تاریخی	۶-۸
۵۲۶	خلاصه و جمع‌بندی	۷-۸
۵۲۹	تمرین‌ها	
۵۳۷	واژه‌نامه انگلیسی به فارسی	
۵۴۵	نمایه	