

طراحی مدار با VHDL

Dr.Volnei A Pedroni

ترجمه:

مهندس هومن محمدی

دکتر سید کمال الدین موسوی مشهدی

عضو هیات علمی دانشگاه علم و صنعت ایران



www.karpi.ir

۱۳۹۳

سرشناسه	پدرونی، وولنی ا. ۱۹۵۲ م.
عنوان و نام پندآور	Pedroni, Volnei A. طراحی مدار با VHDL / [وولنی ا. پدرونی]: ترجمه هومن محمدی، سیدکمال الدین موسوی مشهدی.
مشخصات نشر	نایل: کارپی، ۱۳۹۳.
مشخصات ظاهری	۲۸۸ ص.، مصور، جدول، نمودار.
شابک	۲۳۰۰۰ ریال ۸-۱۴-۶۹۱۳-۶۰-۹۷۸
وضعیت فهرست نویسی	فیا
یادداشت	عنوان اصلی: Circuit design with VHDL، ۳۰۰۲.
یادداشت	واژه نامه.
موضوع	وی. اچ. دی. ال (رمان توصیفی سخت افزار)
موضوع	مدارهای الکترونیکی -- طرح و محاسبه
موضوع	طراحی سیستم
شماره افزودن	محمدی، هومن، ۱۳۶۷، مترجم
شماره افزودن	موسوی، سیدکمال الدین، ۱۳۲۷، مترجم
رده بدهی کنگره	TK۷۸۸۵/۷ ط ۳۶ ب ۳ ۱۳۹۶
رده بدهی دیویی	۶۲۱/۳۹۵
شماره کتابشناسی ملی	۳۴۵۳۳۲۹



www.karpi.ir

طراحی مدار با VHDL

Dr. Volnei A Pedroni

ترجمه:

مهندس هومن محمدی

hooman.mohammadi1320@gmail.com

دکتر سید کمال الدین موسوی مشهدی

(عضو هیات علمی دانشگاه علم و صنعت ایران)

ناشر: کارپی

نوبت چاپ: اول ۱۳۹۳ / شمارگان: ۱۰۰۰ جلد

ناظر چاپ: جاسم چرم زاده (نشر کارپی) / گرافیسنت: مسعود فلاح زاده

لینو گرافی: شایگان / چاپ: اندیشه / صحافی: قاصی

نشانی ناشر: بلوار جانبازان، خیابان تختی غربی، حر ۱۲، ساختمان آبادانا، طبقه سوم

کد پستی ۴۷۴۱۶-۴۷۱۸۷، بابل، ایران

تلفن ۳۲۶۶۱۲۶ - ۰۹۱۱۳۱۱۵۲۳۹ rezacharamzadeh@yahoo.com

تلفن مرکز پخش: ۰۹۱۲۸۱۸۲۷۸۱

شابک: ۸-۱۴-۶۹۱۳-۶۰-۹۷۸

قیمت: ۲۳۰۰۰ تومان

هر گونه استفاده از مطالب این اثر به هر شکل، مستلزم کسب اجازه کتبی از مترجمان می باشد.
با متخلفین طبق قانون حمایت از حقوق مولفان و مصنفین، مصوب مجلس شورای اسلامی برخورد خواهد شد.

پیشگفتار

ساختار کتاب

کتاب دارای دو بخش اصلی است: طراحی مدار و طراحی سیستم. بخش اول شامل تمامی واحدهایی است که مستقیماً وارد کد اصلی می‌شوند و بخش دوم شامل واحدهایی است که در داخل کتابخانه قرار دارند (برای تسهیم، استفاده مجدد و تفکیک کردن کد). توضیح اینکه، در بخش I تمام روش‌های پس‌زمینه و کدگذاری در VHDL را فرا خواهیم گرفت که شامل موارد زیر است:

- ساختار کد: کتابخانه ها، Entity، Architecture (فصل ۲)
 - انواع داده (فصل ۳)
 - عملگرها و ویژگی‌ها (فصل ۴)
 - اعلان‌های همروند و کد همروند (فصل ۵)
 - اعلان‌های ترتیبی و کد ترتیبی (فصل ۶)
 - عامل‌ها: Constants, Variables, Signals (فصل ۷)
 - طراحی ماشین‌های حالت محدود (فصل ۸)
 - و در نهایت، چندین نمونه طراحی مدار ارائه شده است. (فصل ۹)
- سپس، در بخش II بلوک‌های ساختاری جدید را اضافه می‌کنیم که در اصل برای تخصیص کتابخانه به سازه‌هایی اختصاص یافته‌اند که قبلاً به آنها اشاره شده است.

ساختار بخش II کتاب شامل موارد زیر است:

- بسته‌ها و اجزاء (فصل ۱۰)
- توابع و روال‌ها (فصل ۱۱)
- و در نهایت، چندین نمونه طراحی سیستم ارائه شده است (فصل ۱۲)

وجه تمایز

وجه اصلی تمایز کتاب به قرار زیر است:

- همه ویژگی‌های لازم برای سنتز VHDL را در یک فرمت فشرده و مختصر آموزش می‌دهد.

- ترتیب آن عالی است. به عنوان مثال تفاوت و آشکاری بین آنچه در سطح مدار است (بخش I) و آنچه در سطح سیستم است (بخش II) وجود دارد. پایه و اساس VHDL در فصل‌های ۱ تا ۴، کدگذاری پایه در فصول ۵ تا ۹ و در نهایت کدگذاری سیستم در فصول ۱۰ تا ۱۲ آموزش داده شده است.

- هر فصل به نحوی سازماندهی شده است که اطلاعات جمع‌آوری شده تا حد ممکن به هم نزدیک و مرتبط باشد. مثلاً کدهای همروند در یک فصل و کدهای ترتیبی در یک فصل دیگر جمع‌آوری و آموزش داده شده است؛ انواع داده در یک فصل تشریح شده‌اند و عملگرها و ویژگی‌ها در فصل دیگر. واحدهایی که در سطح مدار هستند در بخش اول کتاب دیده می‌شوند و واحدهای سطح سیستم در یک بخش دیگر گردآوری شده‌اند.

در حالی که کتاب‌های VHDL موجود تأکید محدودی روی مفاهیم طراحی دیجیتال دارند، و کتاب‌های طراحی دیجیتال فقط مختصری به VHDL اشاره می‌کنند، این کتاب هر دو مبحث را کاملاً دربرمی‌گیرد. برای دستیابی به موارد مذکور بین آموزش VHDL و طراحی دیجیتال، اقدامات زیر انجام شده‌اند:

- تعداد زیادی نمونه‌های کامل طراحی (به جای قسمتی از نمونه‌ها) ارائه شده‌اند.
- دیاگرام مدارهای سطح بالا برای شفاف‌سازی بیشتر ارائه شده است.
- به مفاهیم پایه طراحی اشاره شده است.
- راه حل‌ها توضیح داده شده‌اند.
- همه مدارها به طور فیزیکی پیاده‌سازی و اجرا شده‌اند (با استفاده از ابزارهای منطقی قابل برنامه‌ریزی)
- علاوه بر تحلیل‌ها و توضیحات، نتایج شبیه‌سازی‌ها نیز آورده شده‌اند.
- نهایتاً، ابزارهای قابل برنامه‌ریزی و ابزارهای سنتز نیز پیوست شده‌اند.

مخاطبان

این کتاب برای همه واحدهای درسی مهندسی برق/علوم کامپیوتر به قرار زیر در نظر گرفته شده است:

- VHDL
- طراحی دیجیتال خودکار

- ابزارهای منطقی قابل برنامه‌ریزی
- طراحی دیجیتال (ابتدایی و پیشرفته)
- همچنین یک منبع کمکی برای واحدهای درسی فوق، خصوصاً برای واحدهای تجاری مرتبط با VHDL و یا ابزارهای منطقی قابل برنامه‌ریزی می‌باشد.

www.ketab.ir

فهرست مطالب

۲۵	۱. مقدمه
۲۵	۱.۱ در مورد VHDL
۲۶	۱.۲ روند طراحی
۲۷	۱.۳ ابزارهای EDA
۲۸	۱.۴ تبدیل کد VHDL در یک مدار
۳۰	۱.۵ نمونه های طراحی
۳۵	۲. ساختار کد
۳۵	۲.۱ واحدهای VHDL پایه
۳۵	۲.۲ اعلان های Library
۳۸	۲.۳ ENTITY (نهاد)
۳۹	۲.۴ Architecture
۴۰	۲.۵ مثال های مقدماتی
۴۵	۲.۶ مسائل
۴۹	۳. انواع داده ها
۴۹	۳.۱ انواع داده های از پیش تعیین شده
۵۳	۳.۲ انواع داده های تعریف شده کاربر
۵۵	۳.۳ زیر نوع ها (subtype)
۵۵	۳.۴ آرایه ها (Arrays)
۵۹	۳.۵ آرایه پورت
۶۰	۳.۶ رکوردها
۶۱	۳.۷ انواع داده های signed و unsigned (علامت دار و بدون علامت)
۶۲	۳.۸ تبدیل داده
۶۴	۳.۹ خلاصه
۶۴	۳.۱۰ مثال های بیشتر
۶۹	۳.۱۱ مسائل
۷۳	۴. عملگرها و قیدها
۷۳	۴.۱ عملگرها
۷۶	۴.۲ قیدهای از پیش تعریف شده

۷۸	۴.۳ قیده‌های تعریف شده کاربر
۷۹	۴.۴ گرانبار کردن عملگر
۸۰	۴.۵ Generic (ژنریک)
۸۱	۴.۶ مثال‌ها
۸۷	۴.۷ خلاصه
۸۸	۴.۸ مسائل
۹۱	۵. کد همروند
۹۱	۵.۱ کدهای همروند در برابر کدهای ترتیبی
۹۳	۵.۲ استفاده از عملگرها
۹۵	۵.۳ WHEN (ساده و منتخب)
۱۰۵	۵.۴ GENERATE
۱۰۸	۵.۵ Block (بلوک)
۱۱۲	۵.۶ مسائل
۱۲۰	۶. کد ترتیبی
۱۲۰	۶.۱ process
۱۲۳	۶.۲ signal و variableها
۱۲۳	۶.۳ IF
۱۲۷	۶.۴ WAIT
۱۳۰	۶.۵ CASE
۱۳۴	۶.۶ LOOP (حلقه)
۱۴۱	۶.۷ CASE در برابر IF
۱۴۲	۶.۸ CASE در برابر WHEN
۱۴۲	۶.۹ کلاکینگ نادرست
۱۴۷	۶.۱۰ استفاده از کد ترتیبی در طراحی مدارهای ترکیبی
۱۴۹	۶.۱۱ مسائل
۱۵۸	۷. سیگنال‌ها و متغیرها
۱۵۸	۷.۱ constant
۱۵۹	۷.۲ سیگنال (Signal)
۱۶۱	۷.۳ VARIABLE (متغیر)
۱۶۳	۷.۴ signal در مقابل variable

۱۷۰	۷.۵ تعداد رجیسترها
۱۸۰	۷.۶ مسائل
۱۸۹	۸. ماشین‌های حالت
۱۸۹	۸.۱ مقدمه
۱۹۱	۸.۲ روش طراحی ۱ #
۱۹۹	۸.۳ روش طراحی ۲ # (خروجی ذخیره شده)
۲۱۲	۸.۴ روش رمزگذاری: از باینری تا وان‌هات (one Hot)
۲۱۳	۸.۵ مسائل
۲۱۹	۹. طراحی مدارهای بیشتر
۲۳۰	۹.۱ انتقال‌دهنده زنجیره‌ای
۲۳۳	۹.۲ مقایسه گره‌های علامت‌دار و بدون علامت
۲۳۶	۹.۳ جمع‌کننده‌های رپیل کوی و بیش‌بین کوی
۲۳۰	۹.۴ تقسیم عدد صحیح (نقطه ثابت)
۲۳۴	۹.۵ کنترلر ماشین فروش
۲۳۹	۹.۶ گیرنده داده‌ی سریال
۲۴۲	۹.۷ مبدل موازی به سریال
۲۴۴	۹.۸ نمایش با 7-segment
۲۴۸	۹.۹ سیگنال ژنراتورها
۲۵۱	۹.۱۰ طراحی حافظه
۲۵۶	۹.۱۱ مسائل
۲۶۳	II طراحی سیستم
۲۶۵	۱۰. package (پسته) ها و component (جزء) ها
۲۶۵	۱۰.۱ مقدمه
۲۶۶	۱۰.۲ package
۲۶۸	۱۰.۳ component
۲۷۵	۱۰.۴ PORT MAP (هم ارزی پورت)
۲۷۶	۱۰.۵ ترسیم ژنریک
۲۸۳	۱۰.۶ مسائل
۲۸۵	۱۱. توابع (functions) و روال‌ها (procedures)
۲۸۵	۱۱.۱ function

۲۸۸	۱۱.۲ موقعیت تابع
۲۹۸	۱۱.۳ Procedure (روال)
۲۹۹	۱۱.۴ موقعیت Procedure
۳۰۲	۱۱.۵: تشریح function در برابر Procedure
۳۰۳	۱۱.۶ ASSERT
۳۰۴	۱۱.۷ مسائل
۳۰۷	۱۲. طراحی سیستم‌های بیشتر
۳۰۷	۱۲.۱ ضرب‌کننده سری موازی
۳۱۱	۱۲.۲: ضرب‌کننده موازی
۳۱۷	۱۲.۳ مدارهای ضرب - ذخیره
۳۲۰	۱۲.۴ فیلترهای دیجیتال
۳۲۵	۱۲.۵ شبکه‌های عصبی
۳۲۲	۱۲.۶ مسائل
۳۲۷	پیوست ها
۳۲۹	پیوست A: ابزارهای منطقی قابل برنامه‌ریزی
۳۳۹	A1 مقدمه
۳۴۰	A2 SPLD ها (PLD های ساده)
۳۴۵	A3 CPLD (PLD پیچیده)
۳۴۷	A4 FPGA
۳۵۱	پیوست B: Xilinx ISE + آموزش modelsim
۳۵۱	B1 وارد کردن کد VHDL
۳۵۳	B2 سنتز و پیاده‌سازی
۳۵۶	B3 ایجاد میزکارها (با میز HDL)
۳۵۹	B4 شبیه‌سازی (با modelsim)
۳۶۱	B5 تحقق فیزیکی
۳۶۲	پیوست C: Altera MaxplusII + آموزش نرم‌افزار پیشرفته سنتز
۳۶۳	C1 وارد کردن کد VHDL
۳۶۳	C2 کمپایل کردن
۳۶۶	C3 شبیه‌سازی
۳۶۹	C4 سنتز با نرم‌افزار پیشرفته سنتز

۳۷۱	C5. پیاده‌سازی فیزیکی
۳۷۶	پیوست D: آموزش Altera Quartus II
۳۷۶	D1. وارد کردن کد VHDL
۳۷۸	D2. عمل کمپایل کردن
۳۸۰	D3. شبیه‌سازی
۳۸۴	D4. پیاده‌سازی فیزیکی
۳۸۷	پیوست E: کلمات رزرو شده VHDL

www.ketab.ir