

هنر برنامه نویسی چند پردازنده ای

(The Art of Multiprocessor Programming)

نویسندگان:

هری هریس - نیر شاییت

مترجمان:

محمد فرش - دیر سلطان

دانشکده علوم ریاضی

دانشگاه نورد

سرشناسه

هرلیهی، موریس، ۱۹۵۴ - م.

Herlihy, Maurice

عنوان و نام پدیدآور : هنر برنامه‌نویسی چندپردازنده‌ای / [تألیف موریس هرلیهی، نیر شاویت]؛ مترجمان محمد فرشی، ذریه سلطانی.

مشخصات نشر : یزد: دانشگاه یزد، انتشارات، ۱۳۹۵.

مشخصات ظاهری : ۳۴۸ ص.: جدول، نمودار.

شابک : 978-600-8571-18-6

وضعیت فهرست نویسی : فیبا

یادداشت : عنوان اصلی: [The art of multiprocessor programming, [2012].

موضوع : سیستم‌های چند برنامه‌ای

موضوع : Multiprogramming (Electronic computers)

موضوع : چندپردازنده‌ها

موضوع : Multiprocessors

شناسه افزوده : شاویت، نیر، ۱۹۵۹ - م.

شناسه افزوده : Shavit, Nir

شناسه افزوده : فرشی، محمد، ۱۳۵۰ - مترجم

شناسه افزوده : سلطانی، ذریه، ۱۳۶۴ - مترجم

شناسه افزوده : دانشگاه یزد، انتشارات

رده بندی کنگره : QA۶۶۸۴۵۹ ۱۳۹۵

رده بندی دیویی : ۰۰۵/۴۳۴

شماره کتابشناسی ملی : ۴۵۵۶۰۴۹

کد پیگیری : ۴۵۵۵۶۶۴

مرکز انتشارات دانشگاه یزد

یزد، صفائیه، بلوار دانشگاه، صندوق پستی ۷۴۱-۹۱۹۵، ت: ۰۳۵-۳۸۲۱۱۶۷

دورنگار ۰۳۵-۳۸۲۰۰۱۲۶

عنوان: هنر برنامه نویسی چندپردازنده ایی

مترجمان: دکتر محمد فرشی، ذریه سلطانی

ناشر: انتشارات دانشگاه یزد

لینتوگرافی، چاپ و صحافی: قم، چاپ هم میهن ۰۹۱۲۶۵۱۶۳۹۲

نوبت چاپ: اول

سال چاپ: ۱۳۹۵

شمارگان: ۱۰۰۰ نسخه

قیمت پشت جلد: ۲۰۰۰۰۰ ریال

شابک: ۹۷۸-۶۰۰-۸۵۷۱-۱۸-۶

شماره ثبت ارشاد: ۴۵۶-۹۵

مراکز پخش:

۱- موسسه کتابیران: تهران، خیابان لبافی نژاد، بین فروردین و اردیبهشت، پلاک ۲۳۸

تلفن: ۰۲۱-۶۶۴۱۱۱۷۳-۶۶۴۹۴۴۰۹

۲- کتابفروشی شهر کتاب: یزد، میدان آزادی، ابتدای خیابان فرخی.

تلفن: ۰۳۵-۳۶۲۷۱۵۳۸-۹

فهرست مطالب

خ	مقدمه مترجمان
۱	۱ مقدمه
۴	۱.۱ اشیاء مشترک - هماسازی
۸	۲.۱ یک حکایت
۱۱	۱.۲.۱ خواص ممانعت متقابل
۱۲	۲.۲.۱ نتیجه اخلاقی
۱۳	۳.۱ مسأله تولید کننده - مصرف کننده
۱۶	۴.۱ مسأله خوانندگان - نویسندگان
۱۷	۵.۱ واقعیت‌های خشن از موازی‌سازی
۲۰	۶.۱ برنامه‌نویسی موازی
۲۱	۷.۱ یادداشت‌های فصل
۲۱	۸.۱ تمرینات

۱ اصول

۲۷	۲ ممانعت متقابل
۲۷	۱.۲ زمان
۲۸	۲.۲ ناحیه‌های بحرانی
۳۲	۳.۲ راه‌حل‌های ۲-نخی
۳۲	۱.۳.۲ کلاس LockOne
۳۳	۲.۳.۲ کلاس LockTwo

۳۵	 قفل پترسین	۳.۳.۲
۳۷	 قفل فیلتر	۴.۲
۴۰	 انصاف	۵.۲
۴۱	 الگوریتم نانواپی لمپورت	۶.۲
۴۳	 مهرهای زمانی کران دار	۷.۲
۴۷	 کران های پایین روی تعداد جایگاه ها	۸.۲
۵۲	 یادداشت های فصل	۹.۲
۵۲	 تمرینات	۱۰.۲

۵۷		۳	اشیاء همراه
۵۷	 مروندی و درستی	۱.۳	
۶۱		۲.۳	اشیاء ترکیبی
۶۲		۳.۳	سازگاری با این
۶۴		۱.۳.۳	الفاظات
۶۵		۴.۳	سازگاری ترکیبی
۶۷		۱.۴.۳	ملاحظات
۶۹		۵.۳	قابل خطی شدن
۶۹		۱.۵.۳	نقاط خطی کردن
۷۰		۲.۵.۳	ملاحظات
۷۰		۶.۳	تعاریف رسمی
۷۲		۱.۶.۳	قابل خطی شدن
۷۳		۲.۶.۳	قابل خطی شدن ترکیبی
۷۴		۳.۶.۳	خاصیت غیرمسدود کننده
۷۵		۷.۳	شروط پیشرفت
۷۶		۱.۷.۳	شروط پیشرفت وابسته
۷۸		۸.۳	مدل حافظه جاوا
۸۰		۱.۸.۳	قفل ها و بلوک های همزمان سازی شده
۸۰		۲.۸.۳	فیلدهای فرار
۸۱		۳.۸.۳	فیلدهای نهایی
۸۲		۹.۳	ملاحظات
۸۳		۱۰.۳	یادداشت های فصل
۸۴		۱۱.۳	تمرینات

۸۹	۴ اصول حافظه مشترک
۹۰	۱.۴ فضای ثبات‌ها
۹۷	۲.۴ ساخت‌های ثبات
۹۸	۱.۲.۴ ثبات‌های MRSW ایمن
۹۹	۲.۲.۴ یک ثبات MRSW دودویی معمولی
۱۰۰	۳.۲.۴ یک ثبات MRSW ی M-مقداری معمولی
۱۰۱	۴.۲.۴ یک ثبات SRSW اتمی
۱۰۴	۵.۲.۴ یک ثبات MRSW اتمی
۱۰۷	۶.۲.۴ یک ثبات MRMW اتمی
۱۰۹	۳.۲ تصویرهای لحظه‌ای اتمی
۱۱۱	۳.۲ تصویر لحظه‌ای بدون مانع
۱۱۱	۲.۲.۴ یک تصویر لحظه‌ای بدون انتظار
۱۱۴	۳.۳.۴ سدهال‌های درستی
۱۱۷	۴.۴ یادداشت‌های اصلی
۱۱۸	۵.۴ تمرینات
۱۲۳	۵ قدرت نسبی عملگرهای همزمان برای اولیه
۱۲۴	۱.۵ اعداد توافقی
۱۲۶	۱.۱.۵ حالت‌ها و ارزش
۱۲۸	۲.۵ ثبات‌های اتمی
۱۳۲	۳.۵ تشریفات توافق
۱۳۲	۴.۵ صف‌های ۱.۰.۱.خ. (FIFO)
۱۳۶	۵.۵ اشیاء چند انتسابی
۱۴۰	۶.۵ عملیات خواندن-تغییر-نوشتن
۱۴۱	۷.۵ عملیات RMW ی Common2
۱۴۴	۸.۵ عمل compareAndSet()
۱۴۶	۹.۵ یادداشت‌های فصل
۱۴۷	۱۰.۵ تمرینات
۱۵۵	۶ سراسری بودن توافق
۱۵۵	۱.۶ مقدمه
۱۵۶	۲.۶ سراسری بودن
۱۵۷	۳.۶ ساختار سراسری بدون قفل

۴.۶	یک ساختار سراسری بدون انتظار	۱۶۲
۵.۶	یادداشت‌های فصل	۱۶۹
۶.۶	تمرینات	۱۶۹

۱۷۱ II عمل

۱۷۳	۷ قفل‌های چرخش و نزاع
۱۷۴	۱.۷ به دنیای واقعی خوش آمدید
۱۷۷	۲.۷ قفل‌های آزمایش-و-مقداردهی
۱۸۰	۳.۷ بررسی مجدد قفل‌های چرخشی TAS-مبنا
۱۸۱	۴.۷ بازگشت به عقب تصاعدی
۱۸۳	۵.۷ قفل‌های صفی
۱۸۴	۱.۷.۱ قفل‌های بر مبنای آرایه
۱۸۷	۲.۵.۷ قفل صفی CLH
۱۹۰	۳.۵.۷ قفل صفی MCS
۱۹۲	۶.۷ یک قفل صفی ۱-رنگ
۱۹۵	۷.۷ یک قفل ترکیبی
۲۰۱	۱.۷.۷ یک قفل ترکیبی سریع
۲۰۴	۸.۷ قفل‌های سلسله‌مراتبی
۲۰۶	۱.۸.۷ یک قفل Backoff سلسله‌مراتبی
۲۰۶	۲.۸.۷ یک قفل صفی CLH سلسله‌مراتبی
۲۱۲	۹.۷ یک قفل برای مدیریت همه آن‌ها
۲۱۳	۱۰.۷ یادداشت‌های فصل
۲۱۴	۱۱.۷ تمرینات

۲۱۷	۸ مبصرها و همزمان‌سازی با مسدود کردن
۲۱۷	۱.۸ مقدمه
۲۱۸	۲.۸ قفل‌های مبصر و شرایط
۲۱۹	۱.۲.۸ شروط
۲۲۲	۲.۲.۸ مسأله بیدار شدن از دست رفته
۲۲۵	۳.۸ قفل خواننده‌ها-نویسنده‌ها
۲۲۶	۱.۳.۸ قفل خواننده‌ها-نویسنده‌های ساده
۲۲۷	۲.۳.۸ قفل خواننده‌ها-نویسنده‌های منصف

۲۲۹	قفل دوباره شرکت‌کننده ما	۴.۸
۲۳۱	سمافورها	۵.۸
۲۳۴	یادداشت‌های فصل	۶.۸
۲۳۴	تمرینات	۷.۸

۲۳۹	لیست‌های پیوندی: نقش قفل کردن	۹
۲۳۹	مقدمه	۱.۹
۲۴۱	مجموعه‌های بر مبنای لیست	۲.۹
۲۴۳	است لال همروند	۳.۹
۲۴۷	همزمان‌سازی دانه-درشت	۲.۹
۲۴۸	همزمان‌سازی نه-ریز	۵.۹
۲۵۳	همزمان‌سازی درشت-بینانه	۶.۹
۲۵۶	همزمان‌سازی تنبلی	۷.۹
۲۶۲	همزمان‌سازی غیر محدودکننده	۸.۹
۲۶۹	مباحثه	۹.۹
۲۶۹	یادداشت‌های فصل	۱۰.۹
۲۶۹	تمرینات	۱۱.۹

۲۷۳ III ضمیمه

۲۷۵	آ اصول نرم افزار	
۲۷۵	مقدمه	۱.آ
۲۷۶	جاوا	۲.آ
۲۷۶	نخ‌ها	۱.۲.آ
۲۷۸	مبصرها	۲.۲.آ
۲۸۱	تسلیم و خواب	۳.۲.آ
۲۸۲	اشیاء محلی نخ	۴.۲.آ
۲۸۴	C#	۳.آ
۲۸۴	نخ‌ها	۱.۳.آ
۲۸۵	مبصرها	۲.۳.آ
۲۸۶	اشیاء نخ-محلی	۳.۳.آ
۲۸۸	Pthreads	۴.آ

۲۹۱	آ.۱. ذخیره سازی نخ-محلی
۲۹۲	آ.۵. یادداشت های فصل
۲۹۳	ب اصول سخت افزار
۲۹۳	ب.۱. مقدمه (و یک جورچین)
۲۹۶	ب.۲. پردازنده ها و نخ ها
۲۹۷	ب.۳. ارتباط داخلی
۲۹۸	ب.۴. حافظه
۲۹۸	ب.۵. کاشه ها
۳۰۰	ب.۱.۵. وابستگی
۳۰۲	ب.۲.۵. چرخش
۳۰۲	ب.۶. برنامه نویسی با خبر از کاشه، یا این جورچین حل شد
۳۰۴	ب.۷. معماری های حندهسته ای و چندنخی
۳۰۵	ب.۱.۷. سازگاری حافظه ساده شده
۳۰۷	ب.۸. دستورات برنامه ریزی سخت افزاری
۳۰۸	ب.۹. یادداشت های فصل
۳۰۹	ب.۱۰. تمرینات
۳۱۰	کتاب نامه
۳۲۳	واژه نامه فارسی به انگلیسی
۳۳۵	واژه نامه انگلیسی به فارسی
۳۴۵	نمایه

مقدمه مترجمان

از آنجا که فناوری ساخت پردازنده‌ها به جایی رسیده که، ساخت تراشه‌های با سرعت بالاتر عملاً غیرممکن و یا با هزینه‌های بسیار بالا می‌باشد، سازندگان پردازنده‌ها به سمت ساخت پردازنده‌ها بر مبنای معماری‌های چند هسته‌ای متمایل شده‌اند. از طرف دیگر، با توجه به این که بهبود سرعت حافظه اصلی نیز بسیار کند است، افزایش سرعت پردازنده، مزیت خود را در عمل نشان نمی‌دهد، زیرا سرعت کم حافظه را انتقال داده‌ها به پردازنده، عملاً امکان استفاده کامل از پردازنده را نمی‌دهد. نظر به این که، نرم‌افزارها به صورت سریال اجرا می‌شوند و امکان اجرا روی یک پردازنده دارند، لزوماً استفاده از یک پردازنده چند هسته‌ای به جای یک پردازنده معمول، باعث افزایش سرعت اجرای برنامه نمی‌شود. استفاده معمول از پردازنده‌های چند هسته‌ای این است که نرم‌افزارهای مختلف که همزمان روی یک کامپیوتر در حال اجرا هستند، به جای گرفتن بخشی از زمان یک پردازنده برای اجرا، هر کدام به یک پردازنده اختصاص داده می‌شوند و از این رو، بهبودی در روند اجرای برنامه‌ها ایجاد می‌شود. خارج از این بهبود، افزایش تعداد پردازنده‌ها در یک تراشه، تسهیل سرعت اجرای یک برنامه ندارد.

چالش اصلی پدیدآورندگان نرم‌افزار این است که نرم‌افزارهای خود را به گونه‌ای طراحی کنند که از مزیت سیستم‌های چند هسته‌ای استفاده کنند. لازمه انجام این کار، استفاده از مهارت‌های متفاوتی در برنامه‌نویسی است که هسته اصلی آن، ایجاد امکان اجرای بخش‌های مختلف یک الگوریتم به صورت همزمان و موازی روی چند پردازنده است.

هدف اصلی این کتاب، ارائه راهکارهای اصلی در برنامه‌نویسی چند پردازنده‌ای است. این کتاب، اصول نظری و جزئیات برنامه‌نویسی چند پردازنده‌ای را معرفی می‌کند. این بحث‌های نظری و پایه‌ای ممکن است برای برنامه‌نویسان حرفه‌ای لازم نباشد، اما بسیار توصیه می‌شود. همان‌طور که یک برنامه‌نویس حرفه‌ای برنامه درخت جست و جوی دودویی یا لیست پیوندی را خودش نمی‌نویسد، اما برای نوشتن یک برنامه قوی، لازم است آنها را بشناسد، برای یک برنامه‌نویس لازم است تا با این اصول نظری برنامه‌نویسی چند هسته‌ای

نظیر قفل‌ها، آشنایی داشته باشد.

لازم به ذکر است که کتابخانه‌ها و ابزار مختلفی برای استفاده از معماری‌های چندپردازنده‌ای در بهبود سرعت اجرای برنامه‌ها وجود دارد، ولی بهره‌برداری از مزیت کامل یک سیستم چندپردازنده‌ای وقتی حاصل می‌شود که الگوریتم ارائه شده برای مساله به نوعی موازی باشد و از همه پردازنده‌ها به طور همزمان برای پیشبرد حل مساله استفاده کند.

این کتاب که چاپ اول آن در سال ۲۰۰۸ و ویرایش اول آن در سال ۲۰۱۲ چاپ شده است (که ترجمه حاضر نیز از ویرایش ۲۰۱۲ این کتاب است) شامل ۱۸ فصل و دو ضمیمه می‌باشد. به دلیل حجم کتاب، ترجمه آن در دو بخش تنظیم شده است که بخش اول آن شامل ترجمه ۹ فصل اول کتاب به همراه دو ضمیمه آن در این جلد در اختیار خوانندگان محترم قرار گرفته است. ترجمه این بخش از کتاب می‌تواند منبع مناسبی برای یک درس در مقطع کارشناسی برای دانشجویان رشته‌های نیازمند به برنامه‌نویسی باشد (مخصوصاً در مواردی که سرعت اجرای برنامه تعیین کننده است) تا دانشجویان کارشناسی را با مفاهیم پردازش همزمان در معماری چندپردازنده‌ای آشنا کند و روش‌های نظری و عملی (بر مبنای زبان برنامه‌نویسی جاوا) در برنامه ریس، چندپردازنده‌ای را معرفی نماید. انشالله ترجمه بخش دوم نیز به شرط حیات رزاستعداداوند متعال، به زودی در اختیار علاقه‌مندان قرار می‌گیرد تا به عنوان مرجعی برای مباحث همین استفاده شود.

با توجه به این که اثر حاضر اولین نخبه ترجمه تخصصی مترجمان است، مطمئناً خالی از اشکال نیست. از این رو از اساتید، محققین و دانشجویان عزیز درخواست می‌شود مترجمان را از نظرات و پیشنهادات ارزشمند خود و یا اعلام اشتباهات احتمالی تایی در کتاب از طریق ایمیل n.farshi@GMail.com مطلع کنند.

بر خود لازم می‌دانیم از داوران محترم کتاب که با نظرات ارزشمند خود بهره‌مند نمودند و موجب ارتقای کیفیت ترجمه شدند، تشکر و قدردانی نماییم. همچنین از جناب آقای دکتر انصاری، مدیر محترم انتشارات دانشگاه یزد، سرکار خانم آقابییگی، کارشناس محترم چاپ دانشگاه، و همچنین شورای محترم انتشارات دانشگاه یزد که در انجام روند انتشار کتاب همکاری صمیمانه‌ای داشته‌اند سپاسگزاری می‌نماییم. همچنین از سرکار خانم آقابییگی که زحمت ویرایش ادبی کتاب را متقبل شدند و از آقای محمد جواد حکمت نسب به دلیل طراحی جلد کتاب و از سرکار خانم فاطمه دهقانی فیروزآبادی که در مراحل اولیه ترجمه کتاب همکاری داشتند، ولی به دلیل مشغله کاری نتوانستند ما را در این امر همراهی نمایند، تشکر می‌کنیم. مطمئناً اتمام این کار بدون همراهی و مساعدت خانواده‌هایمان امکان‌پذیر نبود. از ایشان نیز به دلیل همراهی، تحمل و صبرشان سپاسگزاریم.

مترجمان

یزد - بهمن‌ماه ۱۳۹۵