

۹۶/۲۴

به نام خداوند
جان و خرد

طراحی کامپیوتری سیستم‌های دیجیتال

مؤلف

دکتر مرتضی صاحب‌الزمانی



صاحب الزمانی، مرتضی، ۱۳۴۴ -	:	سرشناسه
طراحی کامپیوتری سیستم های دیجیتال / مولف مرتضی صاحب الزمانی.	:	عنوان و نام پدیدآور
اصفهان : شیخ بهایی، ۱۳۹۷.	:	مشخصات نشر
[۷۲۴] ص.: مصور، جدول، نمودار.	:	مشخصات ظاهری
۹۷۸۶۰۰۵۴۷۳۱۴۸	:	شابک
فیبا	:	وضعیت فهرست نویسی
کتابنامه: ص. [۷۲۱ - ۷۲۴].	:	یادداشت
الکترونیک رقمی - طرح و ساخت	:	موضوع
Digital electronics - Design and construction	:	موضوع
وی. ای. دی. ال (زبان توصیفی سخت افزار)	:	موضوع
VHDL (Computer hardware description language)	:	موضوع
TK۷۸۶۸ / ۷ ص ۱۳۹۷	:	رده بندی کنگره
۶۲۱/۳۸۱۵	:	رده بندی دی. سی
۵۳۳۶۵۳۰	:	شماره کتابشناسی

طراحی کامپیوتری سیستم های دیجیتال (به همراه CD رایگان)

نویسند: دکتر مرتضی صاحب الزمانی

ویراستار: دکتر محمد فرهاد

صفحه آرای: مهرداد رفیعی

نوبت چاپ: اول، ۱۳۹۸

شمارگان: ۵۰۰ عدد

شابک: ۹۷۸۶۰۰۵۴۷۳۱۴۸

قیمت: ۱۳۰۰۰۰۰ ریال

تمام حقوق برای ناشر و نویسنده محفوظ است



انتشارات شیخ بهایی

sheykhbahayi@gmail.com

۰۹۱۳۳۱۴۳۵۰۷

فهرست

مقدمه.....	۱۹
فصل ۱: تراشه های منطقی برنامه پذیر.....	۲۳
۱- انواع تراشه های منطقی دیجیتال.....	۲۶
۱-۱- تراشه های تمام سفارشی.....	۲۶
۱-۲- تراشه های نیمه سفارشی.....	۲۹
۳-۱- تراشه های برنامه پذیر.....	۳۵
۱-۳-۱- مبنای مدارهای برنامه پذیر.....	۳۶
۱-۳-۲- آرایه منطقی برنامه پذیر (PLA).....	۳۶
۱-۳-۳- آرایه برنامه پذیر منطقی (PAL).....	۳۹
۱-۳-۴- آرایه گیت برنامه پذیر در میدان (FPGA).....	۴۵
۱-۳-۵- ادوات منطقی برنامه پذیر پیچیده (CPLD).....	۴۶
۱-۴- صنعت تراشه های FPLD.....	۴۸
۱-۵- انتخاب بین ASIC و FPLD.....	۴۹
۱-۵-۱- مدت زمان طراحی و توسعه.....	۵۰
۱-۵-۲- مساحت و چگالی مدار.....	۵۰
۱-۵-۳- سرعت کار مدار.....	۵۱
۱-۵-۴- توان مصرفی.....	۵۲
۱-۵-۵- ساخت نمونه اولیه.....	۵۲

۵۳	۱-۵-۶- هزینه آزمون.....
۵۳	۱-۵-۷- هزینه مهندسی غیرتکراری (NRE).....
۵۴	۱-۵-۸- انعطاف پذیری.....
۵۴	۱-۶- چرخه طراحی.....
۶۴	جمع بندی.....
۱۶۵	تمرین.....
۷۱	فصل ۲: معماری تراشه های CPLD و FPGA.....
۷۲	۲- بلوک های منطقی.....
۷۲	۲-۱- بلوک های منطقی مبتنی بر SOP.....
۷۵	۲-۱-۲- بلوک های منطقی مبتنی بر جدول جست وجو (LUT).....
۷۹	۲-۱-۳- بلوک های منطقی مبتنی بر مالتی پلکسر.....
۸۲	۲-۲- معماری اتصال.....
۸۲	۲-۲-۱- معماری از بالا به پایین.....
۸۵	۲-۲-۲- معماری اتصال- بلوک های مرآتیی.....
۸۷	۲-۳- بلوک های ورودی / خروجی (IOB).....
۸۸	۲-۳-۱- بلوک های فرستنده/گیرنده دیجیتال.....
۹۳	۲-۳-۲- کدگذار ۸ بیت / ۱۰ بیت.....
۹۶	۲-۳-۳- میان گیرهای FIFO.....
۹۶	۲-۳-۴- متوالی ساز و موازی ساز.....
۹۸	۲-۳-۵- پیش از دیاد.....
۱۰۱	۲-۴- فناوری برنامه ریزی تراشه های FPLD.....
۱۰۱	۲-۴-۱- تراشه های مبتنی بر SRAM.....
۱۰۵	۲-۴-۲- تراشه های مبتنی بر E ² PROM و فلش.....
۱۰۸	۲-۴-۳- تراشه های مبتنی بر آنتی فیوز.....

۱۱۱	۲-۴-۴- برنامه ریزی تراشه های برنامه پذیر
۱۱۶	۲-۵- بلوک های خاص منظوره یا هسته های سخت
۱۱۷	۲-۵-۱- بلوک های محاسباتی
۱۲۰	۲-۵-۲- بلوک های حافظه
۱۲۲	۲-۵-۳- هسته های پردازنده
۱۲۴	۲-۵-۴- بلوک مدیریت ساعت
۱۲۷	جمع بندی
۱۲۸	تمرین
۱۳۵	فصل ۳: تراشه های منطقی برنامه پذیر صنعتی
۱۳۶	۳-۱- خانواده سیکل (شرکت اینتل)
۱۳۷	۳-۱-۱- بلوک های طبقه معماری اتصالات
۱۴۱	۳-۱-۲- حافظه
۱۴۲	۳-۱-۳- بلوک های محاسباتی
۱۴۴	۳-۱-۴- پردازنده داخلی
۱۴۵	۳-۱-۵- بلوک های ورودی / خروجی
۱۴۷	۳-۱-۶- بلوک فرستنده / گیرنده گیگابیتی
۱۴۷	۳-۱-۷- مدیریت ساعت
۱۴۷	۳-۱-۸- پردازنده
۱۴۷	۳-۲- خانواده استراتیکس (شرکت اینتل)
۱۴۸	۳-۳- خانواده اسپارتان (شرکت زایلینکس)
۱۴۸	۳-۱-۳- بلوک های منطقی و معماری اتصالات
۱۵۴	۳-۳-۲- حافظه
۱۵۴	۳-۳-۳- بلوک های محاسباتی
۱۵۶	۳-۳-۴- بلوک های ورودی / خروجی

۱۵۷.....	۳-۳-۵- مدیریت ساعت
۱۵۷.....	۳-۳-۶- بلوک فرستنده/گیرنده گیکاییتی
۱۵۸.....	۳-۴- خانواده ورتکس (شرکت زایلینکس)
۱۵۹.....	۳-۵- خانواده کول رانر-۲ (شرکت زایلینکس)
۱۶۰.....	۳-۵-۱- بلوک های عملیاتی
۱۶۱.....	۳-۵-۲- بلوک اتصالات (AIM)
۱۶۱.....	۳-۵-۳- بلوک های ورودی / خروجی
۱۶۲.....	۳-۶- خانواده اکسلریتر (شرکت مایکروسفای)
۱۶۳.....	۳-۶-۱- بلوک های منطقی
۱۶۵.....	۳-۶-۱- معماری اتصالات
۱۶۶.....	تمرین
۱۶۷.....	تمرین
۱۷۵.....	فصل ۴: زبان توصیف سخت افزار VHDL
۱۷۶.....	۴-۱- کاربردهای زبان های توصیف سخت افزار
۱۷۶.....	۴-۱-۱- VHDL برای مستند سازی و مدل سازی
۱۷۹.....	۴-۱-۲- VHDL برای سنتز
۱۸۰.....	۴-۱-۳- VHDL برای درستی سنجی طرح
۱۸۳.....	۴-۲- سطوح تجرید برای توصیف سخت افزار
۱۸۴.....	۴-۲-۱- سطح رفتاری
۱۸۷.....	۴-۲-۲- سطح انتقال ثبات (RTL)
۱۹۲.....	۴-۲-۳- سطح گیت
۱۹۳.....	۴-۳- توصیف سخت افزار به زبان VHDL
۱۹۴.....	۴-۳-۱- درگاه ها
۱۹۴.....	۴-۳-۲- انواع داده bit و integer

۱۹۶	۳-۳-۴- توصیف ساختاری با VHDL
۲۰۰	۴-۳-۴- پیکربندی طرح
۲۰۱	تعیین پیکربندی
۲۰۶	اعلان پیکربندی
۲۰۸	قوانین پیش فرض برای پیکربندی
۲۰۸	۵-۳-۴- عملکرد همروند و عملکرد ترتیبی
۲۱۰	۶-۳-۴- ساختارهای if-generate و for-generate
۲۱۳	۳-۴-۱۰- اِراحی به صورت کلی
۲۱۸	۳-۴-۱۰- سیگنال، متغیر، فایل و ثابت
۲۲۱	۴-۳-۹- انواع داده در VHDL
۲۲۳	نوع داده شمارشی
۲۲۳	زیرنوع‌ها
۲۳۲	۴-۳-۱۰- آرایه‌ها
۲۳۵	تجمیع آرایه‌ای
۲۳۷	۴-۳-۱۱- رکوردها
۲۳۸	تجمیع رکوردی
۲۳۹	۴-۳-۱۲- عملگرها
۲۳۹	۴-۳-۱۲-۱- عملگرهای منطقی
۲۴۰	۴-۳-۱۲-۲- عملگرهای رابطه‌ای
۲۴۳	۴-۳-۱۲-۳- عملگرهای انتقال
۲۴۴	۴-۳-۱۲-۴- عملگرهای جمعی و علامت
۲۴۵	۴-۳-۱۲-۵- عملگرهای ضربی
۲۴۵	۴-۳-۱۲-۶- عملگرهای متفرقه
۲۴۶	جمع‌بندی
۲۴۷	تمرین

۲۵۷	فصل ۵: ساختارهای ترتیبی و همروند در زبان VHDL
۲۵۷	۵-۱- ساختارهای ترتیبی و دستورهای ترتیبی
۲۵۸	۵-۱-۱- دستورهای ترتیبی
۲۵۸	انتساب سیگنال
۲۵۹	انتساب متغیر
۲۵۹	دستور if
۲۶۱	دستور case
۲۶۳	دستورهای حلقه
۲۶۶	دستور wait
۲۶۶	دستور wait for
۲۶۹	دستورهای assert و report
۲۷۲	۵-۱-۲- انواع ساختارهای ترتیبی
۲۷۲	۵-۱-۲-۱- فرایند
۲۷۶	استفاده از متغیرها و سیگنال‌ها در فرایند
۲۸۱	شباهت اجرای دستور انتساب با اجرای فرایند
۲۸۲	۵-۱-۲-۲- تابع
۲۸۵	۵-۱-۲-۳- روال
۲۸۶	حالت و کلاس پارامترها در تابع و روال
۲۸۷	۵-۱-۲-۴- تابع ناخالص
۲۸۸	۵-۱-۲-۵- تابع تصمیم‌گیری
۲۹۲	۵-۱-۲-۶- گرانباز کردن زیربرنامه‌ها و عملگرها
۲۹۹	۵-۲- ساختار همروند و دستورهای همروند
۲۹۹	۵-۲-۱- انتساب سیگنال
۳۰۰	۵-۲-۲- ایجاد نمونه
۳۰۰	۵-۲-۳- فراخوانی روال

۳۰۱	۴-۲-۵- فرایند
۳۰۱	۵-۲-۵- انتساب سیگنال شرطی
۳۰۲	۶-۲-۵- انتساب سیگنال انتخابی
۳۰۵	۷-۲-۵- دستورهای generate
۳۰۷	۸-۲-۵- دستورهای report و assert
۳۰۷	۳-۵- واحدهای طراحی و سازماندهی توصیف
۳۱۰	جمع‌بندی
۳۱۱	تمرین
۳۲۵	فصل ۶: جریان کار
۳۲۵	۱-۶- نگاهی به جریان طراحی سخت‌افزار سیستم دیجیتال
۳۲۵	۱-۱-۶- توصیف نیازمندی سیستم
۳۲۷	۲-۱-۶- طراحی معماری سطح بالا
۳۲۷	۳-۱-۶- انتخاب تراشه و بست‌بندی
۳۳۲	۴-۱-۶- انتساب پایه‌های تراشه
۳۳۳	۵-۱-۶- طراحی و درستی‌سنجی درون تراشه
۳۳۳	۶-۱-۶- پیاده‌سازی طرح درون تراشه روی تراشه
۳۳۴	۷-۱-۶- طراحی و ساخت برد و درستی‌سنجی سیستم
۳۳۵	۸-۱-۶- مستندسازی و تحلیل پروژه
۳۳۵	۲-۶- جریان طراحی درون تراشه
۳۳۷	۱-۲-۶- توصیف طرح
۳۴۳	۲-۲-۶- درستی‌سنجی توصیف
۳۴۵	۳-۲-۶- سنتز
۳۵۱	۴-۲-۶- درستی‌سنجی پس از سنتز
۳۵۳	۵-۲-۶- جایابی

۳۵۴.....	۶-۲-۶- مسیریابی
۳۵۶.....	۶-۲-۷- درستی سنجی پس از چینش
۳۵۷.....	۶-۲-۸- یک مثال ساده از جریان طراحی
۳۶۳.....	۶-۳- روش های درستی سنجی طرح
۳۶۴.....	۶-۳-۱- درستی سنجی حین طراحی
۳۶۴.....	درستی سنجی صوری
۳۶۵.....	شبیه سازی
۳۶۸.....	۶-۳-۲- درستی سنجی حین اجرا
۳۷۲.....	جمع بندی
۳۷۳.....	تمرین

فصل ۷: توصیف سازه، برد، سطح انتقال ثبات..... ۳۷۷

۳۷۸.....	۷-۱- نکات کلی ستریدیر.....
۳۷۹.....	۷-۲- توصیف مدارهای ترکیبی.....
۳۸۴.....	۷-۳-۳- توصیف مدارهای ترتیبی.....
۳۸۴.....	۷-۳-۱- توصیف فلیپ فلاپ.....
۳۸۷.....	۷-۳-۲- توصیف عملیات منطقی یا حسابی.....
۳۸۸.....	۷-۳-۳- توصیف ماشین حالت متناهی.....
۳۸۹.....	توصیف ماشین حالت با سه فرایند.....
۳۹۶.....	توصیف ماشین حالت با دو فرایند.....
۴۰۱.....	توصیف ماشین حالت با یک فرایند.....
۴۰۴.....	کدام نوع توصیف بهتر است؟.....
۴۰۵.....	۷-۳-۴- تعیین نوع انتساب کد به حالت ها.....
۴۰۸.....	انتخاب نوع کدگذاری.....
۴۱۵.....	۷-۳-۵- مدار ترتیبی ایمن.....

۴۱۵.....	بازنشانی و پیش‌نشانی
۴۲۱.....	حالات اضافی
۴۲۷.....	۷-۳-۶- گزارش ابزار سنتز از سنتز ماشین حالت
۴۲۹.....	۷-۳-۷- تولید خروجی‌ها در ماشین‌های حالت
۴۳۳.....	تولید خروجی‌ها به صورت ترکیبی
۴۳۳.....	تولید خروجی‌ها به صورت ثبت شده
۴۳۸.....	۷-۴-۴- ملاحظات ابزارهای سنتز در توصیف مدار
۴۳۹.....	۷-۴-۴- تولید فلیپ‌فلاپ برای سیگنال‌ها
۴۴۱.....	۷-۴-۴- تولید فلیپ‌فلاپ برای متغیرها
۴۴۳.....	۷-۴-۳- تولید لیچ
۴۴۶.....	۷-۴-۴- محدود کردن بدالی و متغیرهای صحیح
۴۴۷.....	۷-۴-۵- نوع داده std_logic
۴۴۷.....	۷-۵-۵- موردکاوی: ابزار سنتز شرکت زایلینکس
۴۴۸.....	۷-۵-۱- انواع داده‌ها و وضعیت درگاه‌ها
۴۵۰.....	۷-۵-۲- عملگرها
۴۵۰.....	۷-۵-۳- توابع و روال‌ها
۴۵۱.....	۷-۵-۴- دستورها و ساختارها
۴۵۸.....	۷-۵-۵- درگاه‌های باز
۴۵۸.....	جمع‌بندی
۴۵۹.....	تمرین
۴۷۵.....	فصل ۸: فنون عملی طراحی
۴۷۵.....	۸-۱- طراحی پودمانی و بلوک‌های مالکیت معنوی
۴۷۸.....	۸-۱-۱- انتخاب بین بلوک آماده و طراحی درون سازمان
۴۷۹.....	۸-۱-۲- انواع IP

۴۸۵	۸-۱-۳- منابع IP
۴۸۶	۸-۲- طراحی سلسله‌مراتبی
۴۸۸	۸-۳- استفاده از بلوک‌های اولیه
۴۹۱	۸-۴- پیاده‌سازی مدارهای محاسباتی با استفاده از حافظه
۴۹۶	۸-۵- پیاده‌سازی ماشین حالت با استفاده از حافظه
۵۰۰	۸-۶- پیاده‌سازی ماشین حالت با استفاده از پردازنده نهفته
۵۰۰	۸-۷- کاهش مدت زمان چرخه طراحی
۵۰۱	۸-۷-۱- طراحی سلسله‌مراتبی و جاسازی بلوک‌ها
۵۰۳	۸-۷-۲- تنظیم بهره‌وری منطقی و سایر قیدها
۵۰۳	۸-۷-۳- نقش سطح تلاش ابزار
۵۰۴	۸-۷-۴- استفاده از چند پردازنده
۵۰۴	۸-۷-۵- بررسی و تحلیل نتایج و گزارش‌های ابزارها
۵۰۵	۸-۷-۶- استفاده از زبان دست‌نویس
۵۰۷	۸-۷-۷- ارتقاء سیستم پردازش
۵۰۷	۸-۷-۸- توصیف مناسب طرح
۵۰۸	۸-۸- مستندسازی
۵۰۸	موارد مستندسازی
۵۱۰	۸-۹- بررسی گزارش‌های ابزارها
۵۱۰	۸-۹-۱- منابع مورد استفاده
۵۱۱	۸-۹-۲- اطلاعات زمانی
۵۱۱	۸-۹-۳- اطلاعات بهینه‌سازی
۵۱۱	۸-۹-۴- اطلاعات ماشین حالت متناهی
۵۱۲	۸-۹-۵- نمودار حالت
۵۱۲	۸-۹-۶- نمودار بلوکی
۵۱۳	۸-۹-۷- نمودار تراشه

۵۱۳	۸-۱۰- بودمان های پر کاربرد.....
۵۱۳	۸-۱۰-۱- حافظه ها.....
۵۲۴	۸-۱۰-۲- ثبات های انتقال.....
۵۲۶	۸-۱۰-۳- شمارنده و انباشتگر.....
۵۲۹	۸-۱۱- موردکاوی: ابزار شرکت زایلینکس.....
۵۳۰	۸-۱۱-۱- طراحی بودمانی و بلوک های مالکیت معنوی.....
۵۳۲	۸-۱۱-۲- حفظ سیگنال ها در فهرست اتصالات.....
۵۳۳	۸-۱۱-۲- وصیف برحسب بلوک های اولیه.....
۵۳۴	۸-۱۱-۴- ثبات ال.....
۵۳۵	جمع بندی.....
۵۳۶	تمرین.....
۵۴۱	فصل ۹: بهینه سازی طرح.....
۵۴۱	۹-۱- بهینه سازی مساحت.....
۵۴۱	۹-۱-۱- تخمین مساحت.....
۵۴۳	۹-۱-۲- روش های بهینه سازی مساحت.....
۵۴۴	بررسی گزارش های ابزارها.....
۵۴۵	اشتراک منابع.....
۵۴۹	استفاده از گزینه های ابزارها.....
۵۵۰	استفاده از حافظه برای پیاده سازی مدارهای منطقی و.....
۵۵۰	تعیین کدهای حالت در ماشین های حالت.....
۵۵۰	استفاده از خطوط کنترلی مناسب برای ثبات ها.....
۵۵۱	مسطح سازی طرح.....
۵۵۱	استفاده متوازن از منابع سخت افزاری.....
۵۵۲	استفاده از بلوک های IP.....

۵۵۲	۲-۹- بهینه‌سازی سرعت
۵۵۲	۱-۲-۹- تحلیل زمانی مدارهای ترکیبی
۵۵۴	۲-۲-۹- تحلیل زمانی ایستا
۵۵۶	تحلیل زمانی مدارهای ترکیبی
۵۶۳	تحلیل زمانی مدارهای ترتیبی
۵۶۷	۳-۲-۹- روش‌های بهینه‌سازی سرعت
۵۶۸	استفاده از گزینه‌های ابزار برای بهینه‌سازی
۵۶۸	انتخاب تراشه سریع‌تر
۵۶۸	مطابق‌سازی
۵۶۸	خط‌ارائه‌گذاری
۵۷۵	بازرسی بندی
۵۸۰	استفاده از حافظه برای پیاده‌سازی مدارهای منطقی و ...
۵۸۰	تعیین کدهای حالت در ماشین‌های حالت
۵۸۰	ایجاد قیدهای جاسازی، ایجابی و مسیریابی
۵۸۳	تعیین قید برای ابزارها
۵۸۵	توصیف مناسب کد انتقال ثبات
۵۹۰	۳-۹- بهینه‌سازی توان مصرفی
۵۹۱	۱-۳-۹- تحلیل توان مصرفی
۵۹۵	ملاحظات دمایی
۵۹۶	۲-۳-۹- طراحی برای توان مصرفی کم
۵۹۶	انتخاب تراشه مناسب و استفاده از ولتاژ تغذیه کمتر
۵۹۷	بهینه‌سازی مساحت
۵۹۷	کاهش فرکانس ساعت
۵۹۸	استفاده از گزینه‌های ابزار برای بهینه‌سازی

گیت کردن سیگنال ساعت ۵۹۸

غیرفعال کردن بلوک های بیکار ۶۰۰

کاهش تغییر حالات گره های مدار ۶۰۰

تعیین کدهای حالت در ماشین های حالت ۶۰۲

۴-۹- موردکاوی: ابزارهای طراحی شرکت زایلینکس ۶۰۳

۱-۴-۹- سنتز ۶۰۳

۲-۴-۹- پیاده سازی ۶۰۶

جمع بندی ۶۱۱

تمرین ۶۱۲

فصل ۱۰: طراحی سیستم های بسته و طراحی توأم سخت افزار و نرم افزار ۶۲۳

۱-۱۰- پیاده سازی نرم افزاری پیاده سازی سخت افزاری ۶۲۳

۲-۱۰- جریان طراحی توأم سخت افزار و نرم افزار ۶۳۰

۱-۲-۱۰- تعیین پردازنده و پیکربندی آن ۶۳۲

۲-۲-۱۰- افزودن وسایل جانبی و هسته های سخت افزاری ۶۳۳

۳-۲-۱۰- انتخاب نوع ارتباط وسایل جانبی با پردازنده ۶۳۴

۴-۲-۱۰- مجتمع سازی بخش های سخت افزاری، سخت جایی و مسیریابی ۶۳۸

۵-۲-۱۰- جریان طراحی نرم افزار ۶۳۸

۶-۲-۱۰- نکات تکمیلی ۶۳۹

سیستم عامل ۶۳۹

سیستم چندپردازنده ای ۶۳۹

امکانات تسهیل کار با ابزارها ۶۴۰

جمع بندی ۶۴۰

تمرین ۶۴۱

فصل ۱۱: طراحی سطح بالا.....	۶۶۳
۱-۱- مزایا و معایب طراحی و سنتز سطح بالا	۶۶۵
۲-۱- انواع عملیات سنتز سطح بالا	۶۶۶
۳-۱- مراحل سنتز الگوریتم	۶۶۷
۱-۳-۱- زمان بندی بر مبنای وابستگی داده‌ای.....	۶۷۴
۴-۱- مراحل سنتز مدار واسطه.....	۶۷۷
۸-۱- محدودیت‌های زبان‌های سطح بالا برای توصیف سخت افزار	۶۸۰
۶-۱- ساختارهای غیرمجاز زبان C++/C برای سنتز سطح بالا	۶۸۲
۱۱-۱- بهینه سازی در سنتز سطح بالا	۶۸۲
۸-۱- توصیف سطح بالا با اوپن-CL	۶۸۷
۱۱-۸-۱- مدل‌های توصیف اوپن-CL	۶۸۸
۱۱-۸-۲- مثال‌هایی از هسته برای محاسبات موازی	۶۹۲
۱۱-۸-۳- اوپن-CL در تراشه‌های FPGA	۶۹۴
۹-۱- توصیف سطح بالا با سیموانک	۶۹۵
۱۱-۹-۱- مراحل طراحی با سیمولینک	۶۹۶
جمع‌بندی	۶۹۹
تمرین	۷۰۰
فهرست منابع	۷۰۵
واژه‌نامه فارسی به انگلیسی	۷۰۹
نمایه	۷۲۱

مقدمه

پیشرفت‌های شگرف در فناوری میکروالکترونیک در دهه‌های اخیر و رشد چشمگیر این صنعت در چند سال گذشته باعث رشد و گوناگونی در زندگی روزمره مردم شده است. امروزه آمیختگی محصولات الکترونیکی با زندگی انسان‌ها به گونه‌ای است که حتی تجسم زندگی بدون الکترونیک نیاز به قوه تحیل قری داد. این رشد چشمگیر عمدتاً مرهون توانایی‌ها و خصوصیات قابل توجه مدارهای دیجیتال است. از یک سو پردازنده‌های عام منظوره مانند تراشه‌های^۱ پنتیوم^۲ و آرم^۳ و سیستم‌های مبتنی بر آنها، انعطاف‌پذیری و برنامه‌پذیری بالایی را در اختیار طراحان نرم‌افزار قرار می‌دهند و از سوی دیگر مدارهای مجتمع خاص منظوره^۴ (ASIC) و تراشه‌های منطقی برنامه‌پذیر^۵ (PLD) به کمک ابزارهای طراحی مدرن قابلیت‌های فراوانی را برای طراحی سیستم‌های دیجیتال فراهم کرده است.

در این کتاب، طراحی و پیاده‌سازی مدارها و سیستم‌های دیجیتال با استفاده از ابزارهای طراحی خودکار مانند ابزارهای سنتز و شبیه‌سازی آموزش داده می‌شود. با توجه به رایجی عمده تراشه‌های منطقی برنامه‌پذیر و نیز در دسترس بودن آنها در کشور، مطالب کتاب بیشتر درباره طراحی و پیاده‌سازی با استفاده از این گونه تراشه‌ها است ولی نظریه اهمیت و محاسن پیاده‌سازی

-
1. Chip
 2. Pentium
 3. Arm
 4. Application Specific Integrated Circuits
 5. Programmable Logic Device

با تراشه‌های ASIC، در برخی از مباحث، تفاوت‌های این دو مورد بررسی قرار گرفته تا طراحان و شرکت‌های طراحی بتوانند در صورت نیاز، انتخاب مناسبی از میان این دو داشته باشند.

این کتاب در ۱۱ فصل ارائه شده است. بنابر تجربه نگارنده، مطالب کتاب کمی بیشتر از یک درس سه واحدی است و مدرس می‌تواند به صلاحدید خود برخی از مطالب را تدریس نکند. ترتیب فصل‌ها بر اساس روال منطقی مفاهیم چیده شده است. اما در صورتی که مدرس لازم بداند که دانشجویان زودتر با مباحث توصیف و طراحی سخت‌افزار آشنا شوند، می‌تواند ترتیب دیگری را انتخاب کند. برای ترتیب تدریس کتاب، علاوه بر دنبال کردن ترتیب فصل‌ها، گزینه‌های زیر را نیز می‌توان بدون ایجاد اشکال در تقدم و تأخر مفاهیم انتخاب کرد:

الف) فصل ۱: بخش‌های ۱-۱ تا ۱-۳ و بخش ۱-۶

فصل ۲: بخش‌های ۲-۱ تا ۲-۲ و

از فصل ۴ تا فصل ۱۱

بخش‌های باقی‌مانده از فصل‌های ۱ تا ۳

فصل ۹ تا پایان کتاب

ب) فصل ۴ و فصل ۵

فصل ۱: بخش‌های ۱-۱ تا ۱-۳ و بخش ۱-۶

فصل ۲: بخش‌های ۲-۱ و ۲-۲ و

از فصل ۶ تا فصل ۸

بخش‌های باقی‌مانده از فصل‌های ۱ تا ۳

فصل ۹ تا پایان کتاب

مخاطبان دیگر این کتاب طراحان دیجیتال هستند که در شرکت‌های طراحی مشغول به کارند و می‌خواهند مهارت بیشتری در طراحی سیستم‌های دیجیتال روی تراشه‌ای برنامه‌پذیر کسب کنند. فنون طراحی متنوعی در این کتاب، به خصوص در فصل‌های ۸ و ۹ و نیز در سراسر کتاب تحت عنوان «نکته عملی»، در نظر گرفته شده که با کمک آنها، طراحان می‌توانند طراحی با کیفیت‌تری را انجام دهند.

با توجه به تنوع سخت افزار (تراشه های برنامه پذیر) و نرم افزار (ابزارهای طراحی) در صنعت و نیز تحولات سریع در آن، سعی شده مطالب کتاب تا حدی مستقل از این تغییرات و تأکید بیشتر بر مفاهیم پایه ای باشد. بدین ترتیب، خواننده با کسب دانش و مهارت طراحی و پیاده سازی، آسان ترمی تواند با این تغییرات سازگاری پیدا کند. با وجود این، لازم بود این مفاهیم اساسی بر بستر نمونه های واقعی در بازار آموزش داده شوند. به همین دلیل، از یک سو، عملکرد و معماری تراشه های موجود در بازار تشریح شده و از سوی دیگر، یکی از ابزارهای رایج در صنعت (ویو ادو) مورد بررسی قرار گرفته است و سعی شده مفاهیم طراحی برپایه این ابزار توضیح داده شده اند. علاوه بر این، برای آنکه خوانندگان بتوانند تمرین ها، پروژه های خود را به صورت عملی انجام دهند، در پیوست کتاب، لوح فشرده ای تهیه شده که در آن، نرم افزارهای طراحی و درستی سنجی به همراه فیلم های آموزشی لازم برای کار با این ابزارها در اختیار خوانندگان قرار گرفته است. بنابراین، در کتاب حاضر، نحوه کار با ابزارها، آن چنان که در دستور کار پیشگامان به صورت گام به گام آموزش داده می شود، توضیح داده نشده ولی لوح فشرده پیوست کتاب و نیز وبگاه ال این گونه منابع را دربردارد.

یکی از چالش های نگارش کتاب فنی، یافتن معانی مناسب برای واژه های فنی است. خوشبختانه در سال های اخیر، فرهنگستان زبان و ادب فارسی، به گاهی را بنیان نهاده^۱ که نویسندگان می توانند واژه های مصوب را در آن جستجو کنند. از آنجایی که این نهاد مرجع اصلی و رسمی زبان فارسی است، در انتخاب واژه های معادل، در درجه اول از واژه های مصوب فرهنگستان استفاده شده و در صورتی که هنوز واژه معادلی تصویب نشده، تلاش شده واژه های رایج انتخاب شوند که سایر نویسندگان به کرات از آنها استفاده کرده اند و در مجامع علمی رواج بیشتری داشته اند. این روش می تواند نابسامانی نسبی موجود در واژه گزینی را تا حد زیادی کاهش دهد و ضمن غنای واژه های فنی فارسی، به پایداری تر شدن آنها کمک کند. البته مواردی هم بوده که واژه مصوب یا رایجی وجود نداشته و سعی شده واژه مناسبی اختیار شود.

در متن کتاب، واژه غیرفارسی به کار نرفته است^۲، اما برای آنکه از روان خوانی متن کاسته نشود،

۱. <http://www.persianacademy.ir/fa/word/>

۲. بدیهی است استفاده از کلید واژه های زبان VHDL با حروف انگلیسی نیز اجتناب ناپذیر است.

عباراتی که در زبان اصلی به صورت کوتاه‌نوشت رواج یافته (مانند FPGA و VHDL)، به همان شکل اصلی استفاده شده‌اند.

در تدوین این کتاب، غیر از نگارنده، اشخاص دیگری نیز یاری کرده‌اند. آقای دکتر محمد فرداد زحمت بازخوانی کتاب را کشیده‌اند. آقای مهندس محسن آجریلو شکل‌های کتاب را به دقت رسم کرده‌اند. آقای مهندس پویا محمودی علاوه بر آزمایش توصیف‌های VHDL با ابزارهای طراحی، با کمک آقای مهندس وحید امینی برخی از تمرین‌های آخر فصل کتاب را تهیه کرده‌اند. آقای مهندس امینی و خانم مهندس هانیه قاسمی فیلم‌های آموزشی را تهیه کرده‌اند. از نظرات آقای دکتر مهدی صدیقی درباره چند بخش از کتاب نیز بهره برده‌ام. لازم می‌دانم از زحمات همه آنها تشکر کنم.