

سرشناسه: پورمظفري، سعادت

عنوان و نام پديدآور: طراحی مدارات VLSI کارشناسی ارشد / مؤلفین: سعادت پورمظفري، حامد هرندي زاده.

مشخصات نشر: تهران: مدرسان شريف، ۱۳۹۲.

مشخصات ظاهري: ۳۴۶ ص:؛ ۲۹×۲۳ س.م.

شابک: 978-600-268-095-2

وضعيت فهرست نویسی: فیا

موضوع: دانشگاه ها و مدارس عالی -- ایران -- آزمون ها

موضوع: مدارهای مجتمع -- مجتمع سازی در مقیاس بسیار بزرگ -- طرح و ساختمان -- راهنمای آموزشی (عالی)

موضوع: مدارهای مجتمع -- مجتمع سازی در مقیاس بسیار بزرگ -- طرح و ساختمان -- آزمون ها و تمرین ها (عالی)

موضوع: آزمون دوره های تحصیلات تکمیلی -- ایران

رده بندی کنگره: ۱۳۹۲ ک ۴۶ هـ / ۲۳۵۳ LB

رده بندی دیویی: ۳۷۸/۱۶۶۴

شماره کتابشناسی ملی: ۲۵۹۵۱۹۴

نام کتاب: طراحی مدارات VLSI

مؤلفین: دکتر سعادت پورمظفري (عضو هیأت علمی دانشگاه صنعتی امیرکبیر) - مهندس حامد هرندي زاده

ناشر: انتشارات مدرسان شريف

تیراژ: ۱۰۰۰ نسخه

نوبت چاپ: اول

تاریخ چاپ: خردادماه ۱۳۹۲

حروف چینی: واحد تایپ انتشارات مدرسان شريف

چاپ و صحافی: مهدی - مینو

قیمت: ۱۹۵۰۰ تومان

شابک: 978-600-268-095-2

هر گونه استفاده از مطالب این کتاب اعم از یازنویسی، خلاصه سازی، نقل مطالب آموزشی، استفاده از سؤالات یا پاسخ ها، برداشت به صورت دست نویس، کپی، تکثیر و یا هر گونه چاپ سنتی و دیجیتال، استفاده به صورت کتاب الکترونیکی، لوح فشرده، قرار دادن مطالب بر روی اینترنت و وب سایت ها و یا هر گونه شبکه کامپیوتری دیگر و به طور کل هر گونه استفاده ی اشخاص حقیقی و حقوقی در جهت منافع معنوی و مادی خود، بدون اجازه کتبی ناشر ممنوع و بر اساس بند (۵) ماده ۲۳ قانون حمایت از حقوق مؤلفان و مصنفان و قوانین مربوط به جرایم رایانه ای کشور قابل پیگیری در محاکم قضایی می باشد.

## بسمه تعالی

### « مقدمه ناشر »

زندگی امروزه جز با همراهی مستمر دانش و اطلاعات روز میسر نیست و اگر زیستن به معنای دانش اندوزی یک هدف والا و مقدس برای بشریت بوده و هست، طی مدارج علمی دانشگاهی نیز یکی از راههای سهل الوصول برای دستیابی به این خاصه فطرت آدمی است. نهادینه شدن علوم در طبقات اختصاصی آکادمیک انگیزه و رغبت جهت نیل به اهداف والا را افزایش می دهد. آزمون های تستی با تمام انتقادهایی که به همراه خود دارد در حال حاضر بهترین نوع گزینش دانشجو می باشد، لذا انتشارات مدرسان شریف در راستای اهداف علمی - آموزشی خود اقدام به ارایه سری کتب آمادگی کنکور کارشناسی ارشد نموده است. کتاب های فوق مبتنی بر تجربیات چندین ساله اساتید در دانشگاه ها و مراکز آموزشی و بخصوص فعالیت های مستمر تدریس، تألیف و تحقیق در مدرسان شریف می باشد. با توجه به این که این مجموعه ها قبل از چاپ در کلاس های آمادگی آزمون کارشناسی ارشد بارها تدریس شده و با ملاحظه نقاط قوت و ضعف دانشجویان گرامی تهیه شده است، لذا لامید است بتواند راهگشای ورود دانشجویان به دوره های کارشناسی ارشد باشد. کتاب « طراحی مدارات VLSI » تقدیم به دانشجویان و اساتید محترم می گردد.

مدیریت انتشارات مدرسان شریف

## بسمه تعالی

### «مقدمه مؤلفین»

کتاب طراحی مدارات VLSI «مدرسین شریف» که اینک با عنایت حضرت باری تعالی به منظور آمادگی برای کنکور کارشناسی ارشد منتشر شده و در دسترس شما دانشجویان پرشور، علاقه‌مندان جویای علم و دانش و اساتید رشته‌های فنی و مهندسی دانشگاه‌های سراسر کشور قرار می‌گیرد، شاید جزء معدود کتاب‌های تخصصی رشته مهندسی سخت‌افزار کامپیوتر باشد که با این حجم مطلب و در این سطح تألیف و تدوین گردیده است. با توجه به رقابت شدید داوطلبان کنکور کارشناسی ارشد و علاقه و اشتیاق وافر فارغ‌التحصیلان این رشته به ادامه تحصیل در مقاطع بالاتر و به علت کمبود محسوس مراجع مفید علمی در بازار عرضه کتب فنی و مهندسی، نیاز به ارائه مجموعه کاملی از این درس تخصصی همراه با ویژگی‌های برتر آموزشی برای داوطلبان عزیز احساس می‌شد. از این رو، کتاب حاضر تحت نظارت دقیق گروه مؤلفین رشته سخت‌افزار انتشارات «مدرسین شریف» و با رعایت تمامی استانداردهای آموزشی موجود در این رده تألیف گردید و در اختیار علاقه‌مندان قرار گرفت.

یکی از ویژگی‌های این کتاب تناسب حجم مطالب و مثال‌های آن با مراجع زبان اصلی موجود در بازار است. مباحث عنوان شده در کتاب کاملاً مطابق با سرفصل‌های مصوب آموزش عالی بوده و مثال‌ها نیز بر اساس سؤالات کنکورهای اخیر سازمان سنجش و با دو رویکرد متفاوت تست‌های مفهومی و تست‌های محاسباتی با پاسخ تشریحی طرح گردیده‌اند. علاوه بر این، سادگی و روان بودن متن کتاب، استفاده از نکات کلیدی مقالات علمی جدید، بهره‌گیری از اشکال کاربردی با کیفیت و وضوح مناسب، پیوست نمودن عناوین مهم درس VLSI پیشرفته در مقطع دکتری و پوشش‌دهی اکثر مطالب و مفاهیم علم VLSI از جمله خصوصیات هستند که این اثر را متفاوت با کلیه آثار قبل از آن جلوه داده و خواننده را از مطالعه کتب دیگر بی‌نیاز می‌کنند.

کتاب شامل ۶ فصل می‌باشد که جزئیات هر فصل در مقدمه ابتدای آن ذکر گردیده است. ضمناً در هر فصل کتاب، مطالب بر حسب اهمیت و ترتیب منطقی مورد انتظار، در بخش‌هایی به تفکیک ارائه شده‌اند. در انتهای هر فصل پس از ارائه تست‌های طبقه‌بندی شده آزمون‌های مختلف سراسری و آزاد کارشناسی ارشد از سال ۱۳۸۱ تاکنون همراه با پاسخ تشریحی، یک آزمون ارزیابی برای بررسی میزان موفقیت خواننده در درک مفاهیم و حل مسائل مرتبط در نظر گرفته شده که پاسخ‌های آن به شکل کلیدی موجود است. این آزمون‌ها می‌تواند معیار مناسبی برای سنجش توانایی‌های هر فرد در مطالعه این درس باشد.

در انتهای کتاب، سؤالات آزمون سراسری ۹۲ با پاسخ کاملاً تشریحی آن‌ها و ۱۰ مرحله آزمون خودسنجی در سطوح A (ساده)، B (متوسط) و C (سخت) ارائه شده است. پاسخ این ۱۰ مرحله آزمون خودسنجی را می‌توانید در سایت [www.modaresanesharif.ac.ir](http://www.modaresanesharif.ac.ir) مشاهده نمایید.

در پایان از مدیریت محترم انتشارات مدرسین شریف که رهنمودهای ایشان باعث ارتقای کتاب شده است قدردانی می‌نماییم. همچنین از واحد تألیف و تایپ انتشارات مدرسین شریف که در هر چه بهتر شدن این کتاب از هیچ کوششی دریغ نوریزدند کمال تشکر را داریم. یقیناً هر اثری توأم با خطایی است لذا از تمامی صاحب نظران و دانشجویان تقاضا داریم هرگونه اشکالی را از طریق شماره پیام کوتاه ۱۰۰۸۳۸۷ اطلاع دهند و یا با شماره تلفن‌های «۵ - ۶۶۹۴۶۹۶۰» (روابط عمومی انتشارات مدرسین شریف) تماس حاصل نمایند.

با امید موفقیت شما عزیزان

دکتر سعادت پورمختفتری (عضو هیات علمی دانشگاه صنعتی امیرکبیر)

مهندس حامد هرنندی زاده


| صفحه | عنوان |
|------|-------|
|------|-------|

## فصل اول: مفاهیم فن آوری مدارهای مجتمع


|    |                                        |
|----|----------------------------------------|
| ۱  | مقدمه                                  |
| ۱  | مفهوم VLSI و سطوح مجتمع سازی تراشه‌ها  |
| ۳  | روند پیشرفت فن آوری ساخت مدارات مجتمع  |
| ۴  | اندازه نما یا طول گیت                  |
| ۵  | چگالی یا تراکم گیت                     |
| ۶  | کلاک پردازنده                          |
| ۷  | ولتاژ منبع تغذیه و توان مصرفی          |
| ۸  | لایه‌های سیم‌بندی                      |
| ۹  | هرتس ساخت ترانزیستورها                 |
| ۹  | قیمت متوسط ترانزیستورها                |
| ۱۰ | فازهای طراحی مدارات مجتمع              |
| ۱۳ | هزینه مدارهای مجتمع و تراشه‌ها         |
| ۱۷ | تست‌های طبقه‌بندی شده فصل اول          |
| ۱۸ | پاسخنامه تست‌های طبقه‌بندی شده فصل اول |
| ۱۹ | آزمون فصل اول                          |

## فصل دوم: ترانزیستورهای تکنولوژی MOS (MOSFET) ها

|    |                                                  |
|----|--------------------------------------------------|
| ۲۱ | مقدمه                                            |
| ۲۱ | انواع MOSFET ها                                  |
| ۲۲ | ترانزیستورهای افزایشی نوع n (n-type Enhancement) |
| ۲۴ | ترانزیستورهای افزایشی نوع p (p-type Enhancement) |
| ۲۴ | ترانزیستورهای کاهششی یا تخلیه‌ای (Depletion)     |
| ۲۶ | مراحل ساخت MOSFET ها                             |
| ۲۸ | جداسازی آلومینا در تراشه                         |
| ۲۸ | نواحی کاری MOSFET ها                             |
| ۳۱ | مشخصات MOSFET ها                                 |
| ۳۵ | مباحث ویژه در MOSFET ها                          |
| ۳۵ | ولتاژ آستانه (Threshold) در ترانزیستور MOSFET    |
| ۳۸ | انتقال ولتاژ در MOSFET ها                        |
| ۳۹ | اثر بدنه (Body Effect) در MOSFET ها              |
| ۴۱ | تست‌های طبقه‌بندی شده فصل دوم                    |
| ۴۳ | پاسخنامه تست‌های طبقه‌بندی شده فصل دوم           |
| ۴۵ | آزمون فصل دوم                                    |



شهریاری




## فصل سوم: معکوس کننده‌های CMOS و تکنولوژی MOS


|                                                            |    |
|------------------------------------------------------------|----|
| مقدمه.....                                                 | ۴۹ |
| معکوس کننده CMOS.....                                      | ۴۹ |
| نمودار مشخصه انتقال VTC.....                               | ۵۱ |
| محاسبه پارامترهای VTC.....                                 | ۵۲ |
| شکل ظاهری نمودار VTC.....                                  | ۵۵ |
| حاشیه نویز در مدارات پایه (Noise Margine).....             | ۵۷ |
| مدار پایه تکنولوژی‌های دیگر.....                           | ۵۹ |
| تکنولوژی NMOS مقاومتی.....                                 | ۵۹ |
| تکنولوژی NMOS افزایشی.....                                 | ۶۲ |
| تکنولوژی شبه NMOS (Pseudo NMOS).....                       | ۶۴ |
| معکوس کننده NMOS تخلیه‌ای (Depletion).....                 | ۶۶ |
| روش طراحی معکوس کننده‌های CMOS.....                        | ۶۸ |
| فرآیند چاه n (n-well).....                                 | ۶۹ |
| فرآیند چاه p (p-well).....                                 | ۷۰ |
| فرآیند چاه دو قف (Twin-Tub).....                           | ۷۱ |
| فرآیند سیلیکون روی عایق (SOI یا Silicon On Insulator)..... | ۷۲ |
| پدیده Latch up.....                                        | ۷۲ |
| تست‌های طبقه‌بندی شده فصل سوم.....                         | ۷۵ |
| پاسخنامه تست‌های طبقه‌بندی شده فصل سوم.....                | ۷۷ |
| آزمون فصل سوم.....                                         | ۸۰ |

## فصل چهارم: طراحی و چینش مدارات ترکیبی تکنولوژی MOS

|                                                       |     |
|-------------------------------------------------------|-----|
| مقدمه.....                                            | ۸۱  |
| مدارات منطقی سوئیچینگ.....                            | ۸۲  |
| تحلیل و طراحی مدارات سوئیچینگ.....                    | ۸۳  |
| تکنولوژی ترانزیستورهای عبور (PTL).....                | ۸۵  |
| طراحی دیکودر و مالتی پلکسر PTL.....                   | ۸۷  |
| عبور ولتاژ از مدارات PTL.....                         | ۹۰  |
| تکنولوژی دروازه انتقال (TG).....                      | ۹۲  |
| طراحی مالتی پلکسر TG.....                             | ۹۳  |
| مدارهای ترکیبی تکنولوژی MOS.....                      | ۹۵  |
| طراحی مدارات ترکیبی.....                              | ۹۷  |
| تحلیل مدارات ترانزیستوری خاص.....                     | ۹۹  |
| تحلیل اتصالات ستاره - مثلث در مدارات ترانزیستوری..... | ۱۰۴ |
| تحلیل الکترونیکی مدارات ترانزیستوری.....              | ۱۰۶ |
| توصیف فیزیکی و طراحی چینش مدارات ترکیبی CMOS.....     | ۱۰۹ |
| چینش مدارات CMOS با دیفیوژن پیوسته.....               | ۱۱۰ |



شarif




| صفحه | عنوان                                    |
|------|------------------------------------------|
| ۱۱۴  | سایزبندی در نمودار جانمایی               |
| ۱۱۶  | قوانین طراحی مدارات ترانزیستوری          |
| ۱۱۹  | تست‌های طبقه‌بندی شده فصل چهارم          |
| ۱۲۶  | پاسخنامه تست‌های طبقه‌بندی شده فصل چهارم |
| ۱۳۵  | آزمون فصل چهارم                          |

### فصل پنجم: تکنولوژی‌های پویا و مدارات کاربردی CMOS


|     |                                                    |
|-----|----------------------------------------------------|
| ۱۴۰ | مقدمه                                              |
| ۱۴۰ | تکنولوژی‌های CMOS پویا (کلاک‌دار)                  |
| ۱۴۱ | تکنولوژی CMOS پویا (Dynamic CMOS)                  |
| ۱۴۵ | تکنولوژی CMOS دامینو (Domino CMOS)                 |
| ۱۵۰ | تکنولوژی CMOS کلاک‌دار (Clocked CMOS یا $C^2MOS$ ) |
| ۱۵۳ | تکنولوژی CMOS n-p (NORA)                           |
| ۱۵۵ | تکنولوژی ZIPPER                                    |
| ۱۵۵ | تکنولوژی PIPELINE                                  |
| ۱۵۶ | تکنولوژی BiCMOS                                    |
| ۱۶۱ | تکنولوژی مبتنی بر مقاومت‌های ورودی                 |
| ۱۶۲ | تکنولوژی مبتنی بر خازن‌های ورودی                   |
| ۱۶۳ | نمودار جانمایی و میله‌ای مدارات پویا               |
| ۱۶۴ | مدارات کاربردی CMOS                                |
| ۱۶۶ | دروازه‌های XOR و XNOR                              |
| ۱۶۸ | تراشه‌های تمام جمع‌کننده (FA)                      |
| ۱۷۱ | تکنیکهای کاربردی طراحی FA                          |
| ۱۷۴ | فلیپ فلاپ (Flip - Flop)                            |
| ۱۷۷ | سلول‌های حافظه RAM                                 |
| ۱۷۹ | حافظه‌های ROM                                      |
| ۱۸۰ | آرایه‌های منطقی برنامه‌پذیر (PLA)                  |
| ۱۸۱ | تست مدارات VLSI                                    |
| ۱۸۳ | تست‌های طبقه‌بندی شده فصل پنجم                     |
| ۱۹۱ | پاسخنامه تست‌های طبقه‌بندی شده فصل پنجم            |
| ۲۰۱ | آزمون فصل پنجم                                     |

### فصل ششم: پارامترهای ارزیابی کارایی در VLSI

|     |                            |
|-----|----------------------------|
| ۲۰۹ | مقدمه                      |
| ۲۰۹ | خازن‌های MOSFET            |
| ۲۱۲ | تخمین ظرفیت خازن‌ها        |
| ۲۱۵ | تخمین سایز مقاومت‌ها       |
| ۲۱۷ | تاخیر در مدل RC (RC-Delay) |



کتابخانه



| صفحه | عنوان                                                     |
|------|-----------------------------------------------------------|
| ۲۲۱  | محاسبه تأخیر بروش Elmore-Delay                            |
| ۲۲۲  | تأخیر در وارونگرها و مدارات ترانزیستوری                   |
| ۲۲۳  | محاسبه تأخیرهای زمانی به روش میانگین گیری                 |
| ۲۲۸  | راندن بارهای خازنی و طراحی ابر بافرها (Hyper Buffer)      |
| ۲۳۰  | تأخیر مدارات منطقی                                        |
| ۲۳۱  | تأخیر Logical-Effort                                      |
| ۲۳۳  | تأخیر Electrical-Effort                                   |
| ۲۳۴  | تأخیر پارازیتی                                            |
| ۲۳۵  | تأخیر مدارات منطقی چندطبقه                                |
| ۲۳۵  | بهینه سازی مسیرهای مدار                                   |
| ۲۳۷  | محدودیت های روش Logical-Effort                            |
| ۲۳۷  | توان مصرفی ایستا و پویا (Static and Dynamic Power)        |
| ۲۳۸  | توان مصرفی در وارونگرها                                   |
| ۲۴۰  | خاص ضرب توان - تأخیر (Power - Delay Product)              |
| ۲۴۱  | سایز بندی ترانزیستورها در مدارات VLSI (Transistor Sizing) |
| ۲۴۴  | مقیاس بندی در پارامترهای ارزیابی (Parameter Scaling)      |
| ۲۴۶  | تست های طبقه بندی شده فصل ششم                             |
| ۲۵۳  | پاسخنامه تست های طبقه بندی شده فصل ششم                    |
| ۲۶۳  | آزمون فصل ششم                                             |
|      | <b>پیوست ها</b>                                           |
| ۲۶۹  | پیوست ۱: مفاهیم Locality, Modularity, Regularity          |
| ۲۷۰  | پیوست ۲: تراشه های کاربردی دیجیتال                        |
| ۲۷۸  | پیوست ۳: متدهای طراحی و ابزارهای CAD                      |
| ۲۸۳  | پیوست ۴: متد طراحی Layout یک بردازنده                     |
| ۲۸۳  | مقدمه                                                     |
| ۲۸۴  | ابزارهای طراحی CAD                                        |
| ۲۸۴  | منابع اینترنتی                                            |
| ۲۸۵  | تشریح Layout                                              |
| ۲۸۶  | عوامل مؤثر در طراحی                                       |
| ۲۸۷  | تعریف چند اصطلاح                                          |
| ۲۸۷  | ساخت تراشه                                                |
| ۲۸۷  | بسته بندی تراشه                                           |
| ۲۸۹  | فرآیند بکارگیری تکنولوژی                                  |
| ۲۹۰  | معماری تراشه                                              |
| ۲۹۰  | مکان یابی قطعات                                           |
| ۲۹۱  | معماری کلاک پالس                                          |
| ۲۹۳  | کنترل توان مصرفی                                          |
| ۲۹۳  | مسیریابی باس داده                                         |



| صفحه | عنوان                                                                  |
|------|------------------------------------------------------------------------|
| ۲۹۳  | سلول‌های کتابخانه‌ای                                                   |
| ۲۹۴  | خانواده مدارات VLSI                                                    |
| ۲۹۵  | معماری Layout سلول‌های منطقی                                           |
| ۲۹۷  | سنتز سلول‌ها                                                           |
| ۲۹۷  | رسم Layout در طراحی بلوکی                                              |
| ۲۹۸  | مکان‌یابی بلوک‌ها                                                      |
| ۳۰۰  | مسیریابی عمومی تراشه‌ها                                                |
| ۳۰۱  | مسیریابی جزئی تراشه‌ها                                                 |
| ۳۰۲  | فشرده‌سازی Layout‌ها                                                   |
| ۳۰۳  | ابزارهای طراحی CAD                                                     |
| ۳۰۳  | بررسی فیزیکی پردازنده‌ها                                               |
| ۳۰۵  | پیوست ۵: شماتیک ترانزیستوری برخی از مدارات کاربردی همراه با چینش آن‌ها |
| ۳۱۱  | پیوست ۶: قوانین طراحی (CMOS Layout Rules)                              |
| ۳۱۸  | پیوست ۷: آشنایی با نرم افزار L-Edit 8.5                                |
| ۳۱۸  | نحوه‌ی نصب L-Edit                                                      |
| ۳۱۹  | ترسیم دستی چینش                                                        |
| ۳۱۹  | تنظیمات اولیه‌ی L-Edit                                                 |
| ۳۲۰  | انتخاب لایه و ترسیم چینش                                               |
| ۳۲۱  | طراحی سلول                                                             |
| ۳۲۳  | بررسی قوانین طراحی (Design Rule Checking)                              |
| ۳۲۴  | استخراج Netlist از چینش و تهیه‌ی سازی آن                               |
| ۳۲۵  | آشنایی با استانداردسازی سلول                                           |
| ۳۲۶  | تعیین فاصله‌ی بین خانه‌های گرید                                        |
| ۳۲۶  | سایر محدودیتها در ابزارهای مبتنی بر گرید                               |
| ۳۲۶  | محدودیتهای لازم برای جفت شدن سلولها                                    |
| ۳۲۶  | تغییرات لازم برای استانداردسازی سلول                                   |
| ۳۲۷  | طراحی سلول استاندارد در L-Edit                                         |
| ۳۲۸  | آزمون‌های خودسنجی                                                      |
| ۳۴۳  | سوالات آزمون سراسری ۹۲                                                 |
| ۳۴۴  | پاسخنامه آزمون سراسری ۹۲                                               |
| ۳۴۵  | پاسخنامه آزمون‌ها                                                      |
| ۳۴۶  | منابع و مراجع                                                          |



ناشر: پاف



مطالعه



# اولین و قویترین مرکز برگزاری کلاسهای کنکور و دوره‌های مکاتباتی کارشناسی ارشد و کاردانی به کارشناسی در سطح ایران

## کلاسهای آمادگی آزمون ارشد

این مرکز آموزشی با بهره‌گیری از اساتید طراز اول کشور و بزرگان کنکور کارشناسی ارشد، تیمی قوی جهت تدریس در کلاس‌های ارشد را تشکیل داده است که نتایج درخشان سال‌های قبل حاصل و نشانگر این تلاش است. در این کلاس‌ها اساتید برای دانشجویان مطالب درسی را که اکثر آنها در سال‌های گذشته توسط دانشجویان گذرانده شده و ممکن است بعضی از مباحث به دست فراموشی سپرده شده باشند را بازگو می‌کنند و ضمن ارایه روش‌های تستی (در مواردی که امکان این موضوع وجود دارد) دانشجویان را برای موفقیت در آزمون ارشد آماده می‌کنند. لازم به توضیح است که کلاسهای آمادگی آزمون صرفاً در تهران برگزار می‌شود.

### تاریخ شروع ثبت‌نام در هر سال

کلاسهای آمادگی کاردانی به کارشناسی

**دوره اول:** بیستم آذر ماه لغایت بیستم دی‌ماه (دوره عادی ویژه دانشگاه سراسری)

**دوره دوم:** بیست و پنجم دی ماه لغایت پانزدهم اسفند ماه (دوره عادی ویژه دانشگاه سراسری)

**دوره سوم:** بیستم اسفندماه ماه لغایت دهم اردیبهشت ماه (دوره فشرده ویژه دانشگاه سراسری)

**دوره چهارم:** پانزدهم اردیبهشت ماه لغایت سی ام خرداد ماه (دوره فشرده ویژه دانشگاه آزاد)

**دوره پنجم:** پنجم خرداد ماه لغایت پانزدهم تیرماه (دوره عادی ویژه دانشگاه آزاد)

**دوره ششم:** بیستم تیرماه لغایت بیستم مرداد ماه (دوره فشرده ویژه دانشگاه آزاد)

**دوره هفتم:** بیستم مرداد ماه لغایت اول مهر ماه (دوره فشرده ویژه دانشگاه آزاد)

### تاریخ شروع ثبت‌نام در هر سال

کلاسهای آمادگی آزمون کارشناسی ارشد

**دوره اول:** بیستم اردیبهشت ماه لغایت بیستم تیر ماه

**دوره دوم:** بیستم مرداد ماه لغایت بیستم مهر ماه

**دوره سوم:** سیام مهر ماه لغایت دهم دی ماه

### تلفنهای مشاوره و ثبت‌نام

۶۶۹۴۶۹۶۰ - ۲۲۸۸۳۲۲۴

## آزمونهای آزمایشی

شرکت در آزمون‌های آزمایشی بدون تردید مهمترین و دقیق‌ترین روش سنجش توانایی‌های شماست. معمولاً عدم آشنایی دانشجویان با نوع و تعداد سئوالات در آزمون سازمان سنجش، نبودن معیار مناسبی برای سنجش پیشرفت، عدم اطلاع دانشجویان از وضعیت خود در مقایسه با دیگران، از جمله دلایل شرکت داوطلبان در آزمون‌های آزمایشی است. در واقع شما با شرکت در آزمون‌های آزمایشی، هوشمندانه استانداردهای مدرسان شریف می‌توانید قبل از حضور در آزمون اصلی، نقاط ضعف خود را شناسایی کرده و برنامه‌ریزی تحصیلی خود را بر حسب نقاط قوت و ضعف خود تغییر دهید و همچنین وضعیت خود را بین رقبای دیگر بررسی کنید.

متأسفانه در چند سال اخیر تعداد مراکز برگزاری آزمون‌های آزمایشی غیر استاندارد زیاد شده که چنین آزمون‌هایی نه تنها کمکی به داوطلبان نمی‌کند، بلکه باعث گمراهی در مسیر مطالعه و بعضاً سرخورده‌گی داوطلب نیز می‌شوند. عدم توجه به روند سئوالات چند سال اخیر، عدم توزیع نرمال سئوالات، ارایه تست‌های غیر استاندارد در آزمون‌های آزمایشی، از مشکلات این آزمون‌هاست. برای رفع این مشکل آزمون‌های هوشمند مدرسان شریف که با نظارت دقیق مرکز آزمون و معاونت آموزشی این مرکز آماده می‌شوند، با توجه به روش استانداردسازی سازمان سنجش، بیشک منحصر به فردترین آزمون آزمایشی در مقطع کارشناسی ارشد است، که به گوشه‌هایی از ویژگی‌های این آزمون‌ها اشاره می‌کنیم:

(۱) رعایت توزیع نرمال و پراکندگی سئوالات: اساتید و طراحان این مرکز با توجه به مباحث پراهمیت و همچنین ضریب سختی و آسانی سئوالات با صرف وقت زیاد سعی بر گردآوری سئوالاتی مناسب جهت هر آزمون می‌کنند.

(۲) انطباق با سرفصل‌های شورای عالی برنامه‌ریزی وزارت علوم: تمامی سئوالات آزمون‌ها کاملاً منطبق با سرفصل‌های مصوب وزارت علوم طراحی می‌شوند و از طرح هرگونه سؤالی خارج از سرفصل در واحد آزمون این مرکز جلوگیری می‌شود.

(۳) قرار دادن دام یا تله تستی: در چند سال اخیر با توجه به تمایل دانشجویان به ادامه تحصیل در مقاطع بالاتر، سئوالات آزمون‌های ارشد بسیار زیرکانه طراحی می‌شوند و معمولاً گزینه‌ها با توجه به خطای احتمالی دانشجویان بسیار نزدیک به هم طراحی می‌شوند. در آزمون‌های آزمایشی مدرسان شریف هر تست با توجه به این ایده طراحی می‌شود و به این ترتیب دانشجویان پس از گرفتاری در دام‌های تستی سرانجام پس از چند آزمون دیگر تجربه کافی را برای برخورد با این گونه تست‌ها پیدا خواهند کرد.

(۴) انطباق با منابع آزمون: در طراحی سئوالات آزمون‌های آزمایشی از طراحان و اساتید محترم خواسته می‌شود از منابع مرجعی که در دانشگاه‌های گوناگون تدریس می‌شوند و همچنین کتاب‌های مدرسان شریف (که در واقع خود این کتاب‌ها با بررسی دقیق تمامی این منابع تألیف شده‌اند) و بعضاً از کتاب‌های جدید لاتین که به عنوان منابع جدید در دانشگاه‌های معتبر دنیا تدریس می‌شوند، تست طراحی کنند و برای هر درس در حدود ۷۰٪ سئوالات به این شکل طراحی می‌شوند و در حدود ۳۰٪ سئوالات با توجه به سابقه اساتید و طراحان حرفه‌ای سئوال، کاملاً نوآوری و خلاقانه با پیش‌بینی سئوالات احتمالی طراحی می‌شود.

(۵) پاسخ‌های تشریحی: برخلاف بقیه آزمون‌های آزمایشی که معمولاً پاسخ‌های سئوالات به صورت کوتاه و یا بعضاً کلیدی ارایه می‌شود، در آزمون‌های مدرسان شریف پاسخ‌ها کاملاً تشریحی هستند و در مواردی که لازم است دلیل غلط بودن سایر گزینه‌ها هم توضیح داده می‌شود.

(۶) کارنامه کامپیوتری منحصربه‌فرد: کارنامه‌های کامپیوتری پس از هر آزمون در اختیار داوطلبان قرار می‌گیرد که در نوع خود بی‌نظیر است. بخشی از اطلاعاتی که در این کارنامه ارایه می‌شود به شرح زیر است:

(الف) رتبه داوطلب در مقایسه با دیگر شرکت‌کنندگان در هر درس و همچنین در کلیه دروس مشخص می‌شود.

(ب) تراز علمی با توجه به تعداد شرکت‌کنندگان به طور واقعی محاسبه می‌شود.

(ج) درصد داوطلبانی که به هر سؤال پاسخ صحیح داده‌اند، مشخص می‌شود.

(د) به دانشجو اعلام می‌شود که در کدام سؤال در تله تستی گرفتار شده است.

(ه) تراز داوطلب با توجه به آخرین آزمون برگزار شده در سازمان سنجش تخمین زده می‌شود و به دانشجو تراز حدودی در دانشگاه دولتی اعلام می‌شود.

(و) نمودار میزان پیشرفت داوطلب در آزمون.

(ز) نمودار فاصله داوطلب تا سطوح مطلوب.

(ح) در هر درس به تفکیک: درصد جوابدهی داوطلب، میانگین نمرات خام شرکت‌کنندگان (در شهر، استان و کشور)، بالاترین درصد کسب شده، درصدهای نمر اول رشته انتخابی داوطلب، از جمله اطلاعاتی است که در کارنامه‌های مدرسان شریف به رویت داوطلب می‌رسد و ویژگی‌های دیگری که این کارنامه را به یک کارنامه منحصر به فرد در سطح کشور تبدیل کرده است.

**توجه:** داوطلبان جهت ثبت‌نام در آزمون‌های آزمایشی و تهیه بسته‌های آموزشی می‌توانند به دفاتر خدمات آموزشی مدرسان شریف در سراسر کشور مراجعه نمایند.



# مدرسایان شریف

## فصل اول

### «مفاهیم فن آوری مدارهای مجتمع»

#### مقدمه


در نخستین فصل کتاب به بحث و بررسی مفهوم مدارهای مجتمع و فن آوری‌های رایج در این زمینه خواهیم پرداخت. در بخش اول واژه VLSI را تعریف نموده، مشخصات مهم مربوط به آن را در مقایسه با دیگر واژه‌های موجود برای بیان مقیاس طراحی مدارهای مجتمع، همچون LSI, MSI, SSI و ... نام می‌بریم. در بخش دوم، روند رشد فن آوری ساخت مدارهای مجتمع با تکیه بر فاکتورهای متفاوتی همچون ابعاد ترانزیستورها، تعداد ترانزیستورها، سرعت کلاک پردازنده، ولتاژ منبع تغذیه، تعداد لایه‌های سیم‌بندی، هزینه ویفر و میانگین قیمت ترانزیستورها بررسی خواهد شد. بخش سوم به بررسی فازهای مختلف طراحی مدارهای VLSI و جایگاه درس VLSI در میان این فازها می‌پردازد. در بخش انتهایی نیز فاکتورهای مربوط به هزینه مدارهای مجتمع و چگونگی محاسبه هزینه ساخت تشریح خواهد شد.

#### مفهوم VLSI و سطوح مجتمع سازی تراشه‌ها

واژه VLSI (Very Large Scale Integration) در دنیای طراحی مدارهای مجتمع دیجیتال به مجتمع‌سازی در مقیاس بسیار وسیع اطلاق می‌شود. مجتمع‌سازی به معنی جای دادن قطعات و المان‌های یک تراشه در بستری با اندازه مشخص و محدود است، به نحوی که به شکل بهینه از فضاها و امکانات موجود استفاده و سیم‌بندی قطعات نیز با رعایت ملاحظات از قبیل انتخاب کوتاهترین مسیرها با کمترین هزینه سیم‌بندی، انجام شود. با توجه به توضیحات فوق‌الذکر، مجتمع‌سازی تراشه‌های دیجیتال مبتنی بر دو اصل جای دادن قطعات (Placement) و سیم‌بندی آنها (Routing) می‌باشد. مدارهای مجتمع یا تراشه‌های الکترونیکی تقریباً در اکثر لوازم و دستگاههای محیط منزل یا محل کار یافت می‌شوند. دوربین‌های دیجیتال، تلویزیون‌ها، گوشی‌های تلفن همراه، کامپیوترهای خانگی، لپ‌تاپ‌ها، سیستم‌های کنترلی کارخانجات، اسباب بازی کودکان، سیستم سوخت‌رسانی خودروها، دستگاه‌های پزشکی، سیستم‌های ردیاب نظامی و... همه و همه با بهره‌گیری از تراشه‌های الکترونیکی مشغول به کار هستند. مجتمع‌سازی و فشردن المانهای تراشه به منظور کوچک‌سازی عناصر و افزایش بهره‌وری در سیستم‌ها همیشه مدنظر طراحان مدارات مجتمع بوده است. واژه VLSI (مجتمع‌سازی در مقیاس وسیع) نیز به همین موضوع اشاره دارد. این واژه به معنی افزایش میزان مجتمع‌سازی المان‌ها و قطعات درون تراشه‌های دیجیتال، با توجه به پارامترهای ارزیابی کارایی در آنهاست.

فشردن مدارات مجتمع یا تراشه‌ها، به معنی کاهش فضا و افزایش کارایی است. تراشه‌ها به گونه‌ای طراحی می‌شوند که در یک تراشه، تعداد زیادی از المان‌ها قرار می‌گیرند. این امر به افزایش میزان فشردن مدارات مجتمع یا تراشه‌ها منجر می‌گردد. از جمله پارامترهایی که در این مسیر نحت تأثیر مجتمع‌سازی و فشردن مدارات مجتمع قرار می‌گیرند می‌توان به افزایش میزان فشردن مدارات مجتمع یا تراشه‌ها، کاهش تأخیر انتقال و پردازش اطلاعات و افزایش کارایی در تراشه اشاره نمود. این اثرات مخرب همواره مانعی بر سر راه فشردن مدارات مجتمع محسوب می‌گردند زیرا این عمل تا به آنجا مطلوب است که کارایی را افزایش دهد نه آنکه باعث کاهش بازدهی در عملکرد گردد.

آقای گوردن مور (Gordon Moore) طی مطالعاتی در سال 1965 با بررسی میزان فشردن مدارات مجتمع و پیچیدگی شبکه سیم‌بندی در آنها، نظریه معروف خود را بدین شکل ارائه نمود که تعداد ترانزیستورهای جای گرفته روی یک سطح ثابت هر 1.5 تا 2 سال تقریباً 2 برابر می‌شود. او این روند را کشف نمود و ادعا کرد چنین پیشرفتی به صورت دائم رخ خواهد داد. با وجود اینکه این نظریه تا سال‌های اخیر همچنان ثبات خود را حفظ کرده است، مطالعات نشان می‌دهد ادامه این روند به صورت گذشته دیگر مقدور نیست. شکل ۱ قانون مور را نشان می‌دهد.



شکل ۱: نمایش قانون گوردن مور؛ رشد تعداد ترانزیستورهای یک تراشه بر حسب سال

با توجه به توضیحات فوق می‌توان دریافت که با رعایت نکات مهم در بررسی کارایی تراشه‌های دیجیتال، می‌توان میزان مجتمع‌سازی قطعات را به شکل نمایی در تراشه‌ها دنبال نمود.

در حالت کلی اگر تعداد ترانزیستورهای یک تراشه در سال 1965 برابر با  $k$  باشد، در سال  $year$  این تعداد مطابق قانون مور به صورت زیر محاسبه می‌شود:

$$(تعداد ترانزیستورهای یک تراشه در سال year) = k \cdot 2^{\frac{(year-1965)}{2}}$$

مثال ۱: طبق قانون Moore تعداد ترانزیستورهای یک پردازنده پس از گذشت چند سال،  $n$  برابر می‌شود؟

$$(۱) 2\log_2(n) \quad (۲) \log_2\left(\frac{n}{2}\right) \quad (۳) (2\log_2^n) + 1965 \quad (۴) \log_2 \frac{n+1965}{2}$$

پاسخ: گزینه «۳» در این سؤال، اختلاف سال نسبت به مبدأ قانون مور، یعنی سال 1965 مد نظر است بنابراین در رابطه یک توان به شکل  $\left(\frac{Y-1965}{2}\right)$

می‌باشد. برای پاسخ به این سؤال باید ضریب  $k$  (یعنی  $2^{\frac{year-1965}{2}}$ ) در رابطه قانون مور برابر با  $n$  فرض شود و فاکتور  $(Y-1965)$  به دست آید:

$$2^{\left(\frac{Y-1965}{2}\right)} = n \Rightarrow \frac{Y-1965}{2} = \log_2(n) \Rightarrow Y-1965 = 2\log_2(n) \Rightarrow Y = (2\log_2(n)) + 1965$$

دقت شود که در سؤال  $n$  برابر شدن تعداد ترانزیستور پس از گذشت چند سال را خواسته است و در نتیجه جواب  $Y-1965$  می‌باشد. (در نتیجه گزینه ۳ درست نیست)

مفهوم VLSI در سال 1978 ارائه گردید اما قبل از آن دنیای تراشه‌های دیجیتال با مفاهیمی همچون SSI (Small Scale Integration), MSI (Medium Scale Integration) و LSI (Large Scale Integration) آشنا بود. هر یک از این اصطلاحات مربوط به یک بازه زمانی خاص است. محدوده تعداد ترانزیستورهای درون یک تراشه در هر یک از تکنولوژی‌های فوق تعیین گردیده است.

مثال ۲: اگر تعداد ترانزیستورهای درون هر تراشه در سال 1968 به طور متوسط  $2^8$  عدد باشد، این تعداد در سال 1998 چه میزان افزایش خواهد یافت؟

$$(۱) 2^8(2^{15}-1) \quad (۲) 2^{15}(2^8-1) \quad (۳) 2^8(2^{30}-1) \quad (۴) 2^{30}(2^8-1)$$

پاسخ: گزینه «۱» با توجه به قانون مور، ابتدا رابطه مربوط به تعداد ترانزیستورهای هر تراشه را به طور متوسط برای دو سال ذکر شده می‌نویسیم.

سپس با اطلاع از تعداد ترانزیستورهای تراشه در سال 1968 میزان افزایش این تعداد در سال 1998 را به طور متوسط به دست می‌آوریم:

$$n_{1968} = k \cdot 2^{\left(\frac{1968-1965}{2}\right)} = k \cdot 2^{\frac{3}{2}} \quad n_{1998} = k \cdot 2^{\left(\frac{1998-1965}{2}\right)} = k \cdot 2^{\frac{33}{2}}$$