

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

طراحی دیجیتال (مدار منطقی)

ویرایش چهارم

پروفسور موریس مانو

دانشگاه ایالت کالیفرنیا، لس آنجلس

دکتر قدرت سپیدنام

دانشکده مهندسی دانشگاه فردوسی مشهد

سرشناسه	: مانو موريس، محمد ۱۹۲۷ م Mano, M. Morris
عنوان و نام پدیدآور	: طراحی دیجیتال (مدار منطقی) / نوشته موريس مانو؛ ترجمه قدرت سپیدنام
مشخصات نشر	: مشهد: انتشارات خراسان، ۱۳۸۶
مشخصات ظاهري	: هفت ۶۳۰ ص.: مصور، جدول، نمودار.
شابک	: ۹۶۴۶۳۴۲۴۸۵ ریال: ۶۰۰۰
وضعیت فهرست‌نویسی	: فیا
یادداشت	: عنوان اصلی: Digital design. 4th ed, c2007
یادداشت	: این کتاب در سالهای مختلف، تحت عناوین مختلف، توسط مترجمان و ناشران متفاوت منتشر شده است.
یادداشت	: واژه‌نامه
موضوع	: کامپیوترهای رقمی—مدارها
موضوع	: مدارهای منطقی.
موضوع	: طراحی منطقی.
موضوع	: مدارهای مجتمع رقمی.
شناسه افزوده	: سپیدنام، قدرت؛ ۱۳۲۴، مترجم
رده‌بندی کنگره	: ب ۱۳۸۶ ط ۴ م ۲ / TKV۸۸۸/۴
رده‌بندی دپوی	: ۶۲۱/۳۹۵
شماره کتابشناسی ملی	: ۱۱۶۰۹۹۵



طراحی دیجیتال (ویرایش چهارم)

نوشته: موريس مانو

ترجمه: دکتر قدرت سپیدنام

چاپ اول، بهار ۱۳۸۷، ۵۰۰۰ نسخه، انتشارات خراسان

چاپخانه سروش

حق چاپ برای ناشر محفوظ است

تهران: انقلاب، خیابان اردیبهشت (منیری جاوید)، کوچه صابر

پلاک ۳ تلفن: ۶۶۴۸۸۱۳۱ - ۶۶۴۸۸۱۳۰ - ۶۶۴۸۸۱۲۹

شابک: ۹۶۴-۶۳۴۲-۴۸-۵

شابک ملی: ۱۱۶۰۹۹۵

فهرست مطالب

۱	فصل اول: سیستم‌های دودویی
۱-۱	سیستم‌های دیجیتال
۱-۲	اعداد دودویی
۱-۳	تبدیل مبنای اعداد
۱-۴	اعداد مبنای هشت و شانزده
۱-۵	متمم‌ها
۱-۶	اعداد دودویی علامت‌دار
۱-۷	کدهای دودویی
۱-۸	ذخیره‌سازی دودویی و ثبات‌ها
۱-۹	منطق دودویی
۳۳	مسائل
۳۷	فصل دوم: جبر بول و گیت‌های منطقی
۳۷	۲-۱ مقدمه
۳۷	۲-۲ تعاریف اولیه
۳۹	۲-۳ تعریف اصول اساسی جبر بول
۴۲	۲-۴ قضایای اصلی و خواص جبر بول
۴۵	۲-۵ توابع بول
۴۹	۲-۶ فرم‌های استاندارد و متعارف
۵۶	۲-۷ دیگر اعمال منطقی
۵۸	۲-۸ گیت‌های منطقی دیجیتال
۶۳	۲-۹ مدارهای مجتمع
۶۷	مسائل
۷۱	فصل سوم: حداقل سازی در سطح گیت
۷۱	۳-۱ مقدمه
۷۱	۳-۲ روش نقشه
۷۸	۳-۳ نقشه چهار متغیره
۸۲	۳-۴ نقشه پنج متغیره
۸۵	۳-۵ ساده‌سازی با ضرب حاصل جمع‌ها
۸۸	۳-۶ حالات بی‌اهمیت
۹۰	۳-۷ پیاده‌سازی با NAND و NOR
۹۷	۳-۸ دیگر پیاده‌سازی‌های دو سطحی

۳-۹	تابع OR انحصاری	۱۰۳
۳-۱۰	زیان توصیف سخت افزاری (HDL)	۱۰۸
	مسائل	۱۱۹

	فصل چهارم: منطق ترکیبی	۱۲۵
۴-۱	مقدمه	۱۲۵
۴-۲	مدارهای ترکیبی	۱۲۵
۴-۳	روش تحلیل	۱۲۶
۴-۴	روش طراحی	۱۲۹
۴-۵	جمع کننده - تفریق گر دودویی	۱۳۳
۴-۶	جمع کننده دهمی	۱۴۳
۴-۷	ضرب کننده دودویی	۱۴۵
۴-۸	مقایسه گر مقدار	۱۴۷
۴-۹	دیکدرها	۱۴۹
۴-۱۰	انکدرها	۱۵۴
۴-۱۱	مولتی پلکسرها	۱۵۶
۴-۱۲	HDL برای مدارهای ترکیبی	۱۶۳
	مسائل	۱۸۰

	فصل پنجم: مدارهای منطقی ترتیبی همزمان	۱۸۸
۵-۱	مقدمه	۱۸۸
۵-۲	مدارهای ترتیبی	۱۸۸
۵-۳	عناصر ذخیره ساز: لچ ها	۱۹۰
۵-۴	عناصر ذخیره ساز: فلیپ فلاپ ها	۱۹۴
۵-۵	تحلیل مدارهای ترتیبی ساعت دار	۲۰۲
۵-۶	مدل های HDL قابل سنتز مدارهای ترتیبی	۲۱۴
۵-۷	کاهش و تخصیص حالت	۲۲۸
۵-۸	روش طراحی	۲۳۴
	مسائل	۲۴۳

	فصل ششم: ثبات ها و شمارنده ها	۲۵۰
۶-۱	ثبات ها	۲۵۰
۶-۲	شیفت رجیسترها	۲۵۳
۶-۳	شمارنده های موج گونه	۲۶۱

۲۶۶	۶-۴ شمارنده‌های همزمان.....
۲۷۳	۶-۵ دیگر شمارنده‌ها.....
۲۷۹	۶-۶ HDL برای ثبات‌ها و شمارنده‌ها.....
۲۸۶	مسائل.....
۲۹۵	فصل هفتم: حافظه و منطق برنامه‌پذیر.....
۲۹۵	۷-۱ مقدمه.....
۲۹۶	۷-۲ حافظه با دستیابی تصادفی RAM.....
۳۰۳	۷-۳ دیکد کردن حافظه.....
۳۰۷	۷-۴ تشخیص و تصحیح خطا.....
۳۱۲	۷-۵ حافظه فقط خواندنی ROM.....
۳۱۹	۷-۶ آرایه منطقی برنامه‌پذیر PLA.....
۳۲۳	۷-۷ منطق آرایه‌ای برنامه‌پذیر PAL.....
۳۲۷	۷-۸ وسایل برنامه‌پذیر ترتیبی.....
۳۴۵	مسائل.....
۳۴۹	فصل هشتم: انتقال سطح ثباتی.....
۳۴۹	۸-۱ نمایش در سطح انتقال ثباتی.....
۳۴۹	۸-۲ علائم انتقال سطح ثباتی.....
۳۵۱	۸-۳ انتقال سطح ثباتی (RTL).....
۳۶۱	۸-۴ ماشین‌های حالت الگوریتمی (ASM).....
۳۶۸	۸-۵ مثال طراحی.....
۳۷۸	۸-۶ توصیف HDL مثال طراحی.....
۳۸۸	۸-۷ ضرب کننده دودویی.....
۳۹۴	۸-۸ مدار کنترل.....
۴۰۰	۸-۹ توصیف HDL ضرب کننده دودویی.....
۴۰۹	۸-۱۰ طراحی با مولتی پلکسر.....
۴۲۱	۸-۱۱ طراحی بدون رقابت.....
۴۲۲	۸-۱۲ طراحی بدون لچ.....
۴۲۳	۸-۱۳ دیگر ویژگی‌های زبان.....
۴۲۴	مسائل.....
۴۳۵	فصل نهم: مدارهای ترتیبی غیرهمزمان.....
۴۳۵	۹-۱ مقدمه.....
۴۳۷	۹-۲ روش تحلیل.....

۴۴۶	۳-۹ مدارهای لچ دار
۴۵۴	۴-۹ روش طراحی
۴۶۱	۵-۹ کاهش جداول حالت و روند
۴۶۹	۶-۹ تخصیص حالت فاقد رقابت
۴۷۵	۷-۹ هزاره (HAZARD)
۴۸۰	۸-۹ مثال طراحی
۴۸۶	مسائل

۴۹۳	فصل دهم: مدارهای مجتمع دیجیتال
۴۹۳	۱۰ مقدمه
۴۹۵	۲-۱۰ مشخصات ویژه
۵۰۰	۳-۱۰ مشه سه های ترانزیستور دو قطبی
۵۰۴	۴-۱۰ مدارهای RTL و DTL
۵۰۶	۵-۱۰ منطق ترانزیستور- ترانزیستور TTL
۵۱۷	۶-۱۰ منطق کوپلاژ امیتر ECL
۵۱۹	۷-۱۰ فلز - اکسید - نیمه هادی (MOS)
۵۲۲	۸-۱۰ MOS متعم (CMOS)
۵۲۵	۹-۱۰ مدارهای گیت انتقال CMOS
۵۲۸	۱۰-۱۰ مدل سازی سطح- سوئیچ با HDL
۵۳۲	مسائل

۵۳۵	فصل یازدهم: تمرینات آزمایشگاهی
۵۳۵	۱-۱۱ مقدمه ای بر آزمایش ها
۵۳۹	۲-۱۱ آزمایش ۱: اعداد دودویی و دهدهی
۵۴۳	۳-۱۱ آزمایش ۲: گیت های منطقی دیجیتال
۵۴۵	۴-۱۱ آزمایش ۳: ساده سازی توابع بول
۵۴۷	۵-۱۱ آزمایش ۴: مدارهای ترکیبی
۵۴۸	۶-۱۱ آزمایش ۵: مبدل های کد
۵۵۱	۷-۱۱ آزمایش ۶: طراحی با مولتی پلکسر
۵۵۲	۸-۱۱ آزمایش ۷: جمع و تفریق گر
۵۵۵	۹-۱۱ آزمایش ۸: فلیپ فلاپ ها
۵۵۷	۱۰-۱۱ آزمایش ۹: مدارهای ترتیبی
۵۵۹	۱۱-۱۱ آزمایش ۱۰: شمارنده ها
۵۶۰	۱۲-۱۱ آزمایش ۱۱: شیفت رجیستر
۵۶۵	۱۳-۱۱ آزمایش ۱۲: جمع سریال

۵۶۶	۱۱-۱۴ آزمایش ۱۳: واحد حافظه
۵۶۸	۱۱-۱۵ آزمایش ۱۴: هندبال لامپی
۵۷۲	۱۱-۱۶ آزمایش ۱۵: مولد پالس ساعت
۵۷۴	۱۱-۱۷ آزمایش ۱۶: جمع‌کننده موازی و انتباره
۵۷۷	۱۱-۱۸ آزمایش ۱۷: ضرب‌کننده دودویی
۵۸۰	۱۱-۱۹ آزمایش ۱۸: مدارهای ترتیبی غیرهمزمان
۵۸۱	۱۱-۲۰ آزمایش‌های شبیه‌سازی VERILOG HDL و نمونه‌سازی سریع با FPGA

۵۸۸	فصل دوازدهم: سمبل‌های گرافیکی استاندارد
۵۸۸	۱۲-۱ سمبل‌های مستطیلی شکل
۵۹۱	۱۲-۲ سمبل‌های مصوب
۵۹۳	۱۲-۳ نشانه وابستگی
۵۹۵	۱۲-۴ سمبل‌های عناصر ترکیبی
۵۹۷	۱۲-۵ سمبل فلیپ فلاپ‌ها
۵۹۹	۱۲-۶ سمبل ثبات‌ها
۶۰۳	۱۲-۷ سمبل شمارنده‌ها
۶۰۵	۱۲-۸ سمبل RAM
۶۰۶	مسائل

۶۰۷

پاسخ به مسائل انتخابی

۶۲۶

واژه‌نامه

سخن ناشر

"این کتاب گفتاری جدید درباره طراحی دیجیتال است و روشهای مناسبی برای طراحی مدارهای دیجیتال را به گونه‌ای روان، ساده و دقیق به خواننده می‌آموزد"

این گفتار کوتاه، نظر مؤلف درباره کتاب است. درستی سخن مؤلف را استادان و دانشجویان ایرانی کتاب "طراحی دیجیتال" از همان سال نگارش (۱۹۸۴) تا کنون با انتخاب این کتاب و معرفی آن به خوانندگان جدید، تأیید کرده‌اند.

انتشارات خراسان ترجمه کتاب Digital design را پس از چاپ نخستین ویرایش آن با ترجمه سلیس و دقیق آقای دکتر قدرت سپیدنام استاد دانشکده مهندسی دانشگاه مشهد به خوانندگان عرضه کرده است و پس از هر بار تجدید نظر مؤلف، تجدید نظر شده آن را با ترجمه شیوای مترجم به چاپ رسانده است. اینک ترجمه چهارمین ویرایش آن با چاپ دو رنگ به همراه CD به اساتید و متخصصان و دانشجویان عرضه می‌شود. امید است ضمن در نظر داشتن تلاشی که مصروف آن گشته، از راهنمایی‌های ارزنده خوانندگان صاحب نظر بی‌نصیب نمانیم.