



دانشگاه پیام نور

معماری کامپیوتر

(رشته مهندسی کامپیوتر)

مهدی یوسف خانی مهندس سید ناصر آیت

گروه کامپیوتر

دانشگاه پیام نور

(۱۴/آ)

۱۲۱۲

یوسف‌خانی، مهدی
معماری کامپیوتر (رشته مهندسی کامپیوتر) / مهدی یوسف‌خانی، ناصر آیت. - تهران:
دانشگاه پیام‌نور، ۱۳۸۵.
پانزده، ۳۴۹ ص. - (دانشگاه پیام‌نور؛ ۱۲۱۲، گروه کامپیوتر: (۱۴/آ). آزمایشی)
فهرست‌نویسی براساس اطلاعات فیبا.
۱. آموزش از راه دور - ایران. ۲. کامپیوترها - ساختار - آموزش برنامه‌ای.
الف. آیت، ناصر. ب. دانشگاه پیام‌نور. ج. عنوان.
۸۷ ی ۹ الف / LC ۵۸۰۸
کتابخانه ملی ایران
۳۷۸ / ۱۷۵۰۹۵۵
م ۸۵ - ۲۶۲۶



دانشگاه پیام‌نور

معماری کامپیوتر

مهدی یوسف‌خانی، مهندس سیدناصر آیت

ویراستار علمی: رضا عسگری مقدم

حروفچینی و نمونه‌خوانی: مدیریت تدوین

طراح جلد: اشرف شوریایی

لیتوگرافی، چاپ و صحافی: انتشارات دانشگاه پیام‌نور

شمارگان: ۳۰۰۰ نسخه

نوبت و تاریخ چاپ: چاپ اول تیر ۱۳۸۵

شابک ۹۶۴ - ۳۸۷ - ۲۳۹ - ۴

ISBN 964 - 387 - 239 - 4

کلیه حقوق برای دانشگاه پیام‌نور محفوظ است.

قیمت: ۲۳۵۰۰ ریال

بسم الله الرحمن الرحيم

پیشگفتار ناشر

کتابهای دانشگاه پیام نور حسب مورد و با توجه به شرایط مختلف به صورت درسنامه، آزمایشی، قطعی، متون آزمایشگاهی، فرادرسی، و کمک درسی چاپ می شود. کتاب درسنامه (د) نخستین ثمره کوششهای علمی صاحب اثر است که براساس نیازهای درسی دانشجویان و سرفصلهای مصوب تهیه می شود و پس از داوری علمی در گروههای آموزشی، بدون طراحی آموزشی و ویرایش چاپ می شود. با تجدیدنظر صاحب اثر و دریافت بازخوردها و اصلاح نارساییها، درسنامه با طراحی آموزشی، ویرایش، و طراحی فنی - هنری به صورت آزمایشی (آ) چاپ می شود. با دریافت نظرهای اصلاحی، صاحب اثر در کتاب تجدیدنظر می کند و کتاب به صورت قطعی (ق) چاپ می شود. در صورت ضرورت، در کتابهای چاپ قطعی نیز تجدیدنظرهای اساسی به عمل می آید یا متناسب با پیشرفت علوم و فناوری بازنویسی می شوند. متون آزمایشگاهی (م) متونی است که دانشجویان با استفاده از آن و راهنمایی مربیان کارهای عملی آزمایشگاهی را انجام می دهند. کتابهای فرادرسی (ف) و کمک درسی (ک) به منظور غنی تر کردن منابع درسی دانشگاهی تهیه می شوند. کتابهای فرادرسی با تأیید معاونت پژوهشی و کتابهای کمک درسی با تأیید شورای انتشارات تهیه می شوند.

مدیریت تدوین کتاب

فهرست مطالب

فصل اول- مروری بر مدارات منطقی دیجیتال	۱
۱-۱ معماری یا سازمان کامپیوتر	۱
۱-۲ نمایش اطلاعات در کامپیوتر	۲
۱-۳ کدهای عددی	۲
۱-۴۱ روشهای کدگذاری	۴
۱-۴-۱ کد BCD	۴
۱-۴-۲ کد گری	۵
۱-۴-۳ کد اسکی	۵
۱-۴-۴ کدهای تشخیص و تصحیح خطا	۶
۱-۵ سرریزی	۷
۱-۶ گیت‌های منطقی	۸
۱-۷ جبر بول	۸
۱-۷-۱ ساده‌سازی توابع بول به روش نقشه کارنو	۱۰
۱-۷-۲ حالات بی‌تفاوت	۱۱

۱۲	۱-۷-۳ نیم جمع کننده.....
۱۲	۱-۷-۴ تمام جمع کننده.....
۱۳	۱-۷-۵ رمز گشا (Decoder).....
۱۴	۱-۷-۶ رمز گذار (Encoder).....
۱۴	۱-۷-۷ مولتی پلکسر.....
۱۶	۱-۷-۸ دی مالتی پلکسر.....
۱۶	۱-۸ مدارهای ترتیبی.....
۱۷	۱-۸-۱ فلیپ فلاپ ها.....
۱۸	۱-۸-۱-۱ فلیپ فلاپ SR.....
۱۸	۱-۸-۱-۲ فلیپ فلاپ D.....
۱۹	۱-۸-۱-۳ فلیپ فلاپ JK.....
۲۰	۱-۸-۱-۴ فلیپ فلاپ T.....
۲۱	۱-۸-۱-۵ فلیپ فلاپ حاکم-پیرو.....
۲۲	۱-۸-۲ جداول تحریک فلیپ فلاپ ها.....
۲۲	۱-۸-۳ تحلیل مدارات ترتیبی.....
۲۳	۱-۸-۳-۱ معادلات ورودی فلیپ فلاپ ها.....
۲۳	۱-۸-۳-۲ جدول حالت.....
۲۳	۱-۸-۳-۳ نمودار حالت.....
۲۵	۱-۹ ثباتها.....
۲۵	۱-۹-۱ ثبات بابار شدن موازی.....
۲۶	۱-۱۰ شیفت رجیستر.....
۲۷	۱-۱۱ شمارنده ها.....
۲۹	مسائل.....
۳۳	فصل دوم- انتقال ثبات و ریز عملیات.....
۳۳	۲-۱ زبان انتقال ثبات (RTL).....

۳۳	۲-۱-۱ ریز عملیات
۳۴	۲-۱-۲ زبان انتقال ثبات
۳۴	۲-۲ انتقال های گذرگاه و حافظه
۳۴	۲-۲-۱ گذرگاه (BUS)
۳۹	۲-۳ انتقال حافظه ای
۴۰	۲-۴ انواع ریز عملیات
۴۱	۲-۴-۱ ریز عملیات ریاضی
۴۲	۲-۴-۱-۱ جمع کننده دودویی
۴۳	۲-۴-۱-۲ جمع و تفریق کننده دودویی
۴۳	۲-۴-۱-۳ افزایشگر دودویی
۴۴	۲-۴-۱-۴ مدار حسابی
۴۶	۲-۴-۲ ریز عملیات منطقی
۴۶	۲-۴-۲-۱ پیاده سازی سخت افزاری
۴۸	۲-۴-۲-۲ کاربردها
۴۹	۲-۴-۳ ریز عملیات شیفت
۵۰	۲-۴-۳-۱ پیاده سازی سخت افزاری
۵۱	۲-۴-۴ واحدهای ریاضی، منطق، شیفت
۵۳	مسائل
۵۵	فصل سوم- طراحی کامپیوتر پایه
۵۵	۳-۱ کامپیوتر پایه
۵۶	۳-۲ سازمان برنامه و ثباتهای کامپیوتر پایه
۵۷	۳-۲-۱ ثباتهای کامپیوتر
۵۹	۳-۲-۲ انواع آدرس دهی
۶۲	۳-۳ سیستم گذرگاه مشترک
۶۶	۳-۴ قالب دستورالعمل در کامپیوتر پایه

۷۰	۳-۵ کنترل و زمانبندی در کامپیوتر پایه
۷۱	۳-۵-۱ روشهای پیاده‌سازی واحد کنترل
۷۳	۳-۶ سیکل دستور
۷۶	۳-۶-۱ دستورات ورودی خروجی
۷۷	۳-۶-۲ دستورات ارجاع به حافظه
۸۲	۳-۷ انتقال کنترل بین برنامه‌ها
۸۶	۳-۸ طراحی کامپیوتر پایه
۹۰	۳-۸-۱ طراحی مدار منطقی اکومولاتور
۹۱	۳-۸-۲ طراحی مدار جمع‌کننده و منطق
۹۳	مسائل
۹۵	فصل چهارم- کنترل ریزبرنامه‌نویسی شده
۹۵	۴-۱ واحد کنترل
۹۶	۴-۲ کلمه کنترل
۹۷	۴-۳ ساختار کنترل ریزبرنامه
۹۸	۴-۴ تولید آدرس ریزدستورالعمل
۱۰۱	۴-۵ نگاشت دستورالعمل
۱۰۲	۴-۶ قالب ریزدستورالعمل
۱۰۷	۴-۷ ریزبرنامه سمبلیک
۱۰۸	۴-۸ مثال ریزبرنامه
۱۱۳	۴-۹ طراحی واحد کنترل
۱۱۵	۴-۱۰ طراحی مولد آدرس بعدی
۱۱۸	مسائل
۱۲۱	فصل پنجم- واحد پردازش

۱۲۱	۵-۱ مقدمه
۱۲۲	۵-۲ سازمان ثباتهای عمومی
۱۲۵	۵-۳ سازمان پشته
۱۲۷	۵-۴ حافظه پشته
۱۲۹	۵-۵ ارزشیابی عبارتهای ریاضی
۱۲۹	۵-۵-۱ نمایش لهستانی معکوس
۱۳۰	۵-۵-۲ الگوریتم تبدیل نمایش میانوندی به نمایش پسوندی
۱۳۰	۵-۵-۳ محاسبه عبارت ریاضی
۱۳۱	۵-۶ فرمت دستورالعمل
۱۳۲	۵-۶-۱ دستورات ۳ آدرس
۱۳۲	۵-۶-۲ دستورات ۲ آدرس
۱۳۳	۵-۶-۳ دستورات یک آدرس
۱۳۳	۵-۶-۴ دستورات صفر آدرس
۱۳۴	۵-۷ دستورات کامپیوتر
۱۳۴	۵-۷-۱ دستورات انتقال داده
۱۳۵	۵-۷-۲ دستورات دستکاری داده‌ها
۱۳۷	۵-۷-۳ دستورات کنترل برنامه
۱۴۲	۵-۸ دستورات کنترل بین برنامه‌ها
۱۴۲	۵-۸-۱ وقفه‌ها
۱۴۴	۵-۸-۲ انواع وقفه‌ها
۱۴۵	۴-۹ کامپیوتر با مجموعه دستورات کاهش یافته (RISC)
۱۵۰	مسائل
۱۵۳	فصل ششم - موازات و خطلوله
۱۵۳	۶-۱ پردازش موازی
۱۵۵	۶-۲ خطلوله (پایپلاین)

۱۵۷	۶-۳ طبقه‌بندی خطلوله
۱۵۷	۶-۳-۱ خطلوله محاسباتی
۱۵۹	۶-۳-۲ خطلوله دستورالعمل
۱۶۱	۶-۳-۳ خطلوله پردازنده
۱۶۱	۶-۴ وابستگی داده‌ها در خطلوله
۱۶۲	۶-۵ بررسی دستورالعمل انشعاب
۱۶۵	۶-۶-۱ بای‌پس خطلوله
۱۶۶	۶-۷ بارگیری تأخیری
۱۶۶	۶-۸ انشعاب تأخیر یافته
۱۶۸	۶-۹ مدل‌های غیر همگام و همگام
۱۶۸	۶-۹-۱ مدل غیر همگام
۱۶۹	۶-۹-۲ مدل همگام
۱۶۹	۶-۱۰ خطلوله موازی
۱۷۰	۶-۱۱ تسریع، کارآیی و توان عملیاتی
۱۷۳	۶-۱۲ پردازش برداری
۱۷۴	۶-۱۲-۱ عملیات برداری
۱۷۴	۶-۱۲-۲ ضرب ماتریسی
۱۷۶	۶-۱۳ حافظه اینترنتیو (تقسیم‌کردن حافظه به ماژول‌ها)
۱۷۸	مسائل
۱۸۱	فصل هفتم- محاسبات در کامپیوتر
۱۸۱	۷-۱ انواع محاسبات در کامپیوتر
۱۸۱	۷-۲ جمع و تفریق
۱۸۲	۷-۲-۱ جمع و تفریق داده‌های اندازه علامت‌دار
۱۸۵	۷-۲-۲ جمع و تفریق داده‌های متمم ۲ علامت‌دار

۱۸۶	۷-۲-۳ جمع و تفریق اعداد ممیز شناور
۱۸۹	۷-۲-۴ جمع و تفریق اعداد BCD
۱۹۲	۷-۳ الگوریتم ضرب
۱۹۳	۷-۳-۱ ضرب داده‌های علامت دار
۱۹۴	۷-۳-۲ ضرب داده‌های مثنی ۲ علامت‌دار
۱۹۷	۷-۳-۳ ضرب کننده آرایه‌ای
۱۹۷	۷-۳-۴ ضرب اعداد ممیز شناور
۱۹۹	۷-۳-۵ ضرب اعداد BCD
۱۹۹	۷-۴ الگوریتم تقسیم
۲۰۱	۷-۴-۱ الگوریتم تقسیم داده‌های علامت‌دار
۲۰۵	۷-۴-۲ الگوریتم تقسیم داده‌های علامت‌دار مکمل ۲
۲۰۶	۷-۴-۳ الگوریتم تقسیم اعداد دودویی ممیز شناور
۲۰۶	۷-۴-۴ الگوریتم تقسیم اعداد BCD
۲۰۹	مسائل
۲۱۱	فصل هشتم- سازمان ورودی/خروجی
۲۱۱	۸-۱ وسایل ورودی
۲۱۱	۸-۲ وسایل خروجی
۲۱۱	۸-۳ واسط ورودی/خروجی
۲۱۲	۸-۳-۱ مثالی از مدار واسط ورودی/خروجی I/O
۲۱۴	۸-۴ گذرگاه I/O
۲۱۶	۸-۵ گذرگاه I/O و گذرگاه حافظه
۲۱۷	۸-۶ مجموعه قراردادهای گذرگاه
۲۱۷	۸-۶-۱ انتقال همگام
۲۱۸	۸-۶-۲ انتقال داده ناهمگام
۲۱۹	۸-۶-۲-۱ کنترل Strobe
۲۲۰	۸-۶-۲-۲ روش دست تکان دادن (Handshaking)

۲۲۲	انتقال سریال ناهمگام	۸-۶-۳
۲۲۳	شیب‌های انتقال	۸-۷
۲۲۳	ورودی/خروجی تحت کنترل برنامه	۸-۷-۱
۲۲۶	ورودی/خروجی وقفه‌دهنده	۸-۷-۲
۲۲۷	اولویت بندی وقفه‌ها	۸-۷-۲-۱
۲۳۲	دسترسی مستقیم به حافظه (Direct Memory Access-DMA)	۸-۷-۳
۲۳۴	کنترل کننده DMA	۸-۷-۳-۱
۲۳۶	انتقال به روش DMA	۸-۷-۳-۲
۲۳۸	پردازنده‌های ورودی/خروجی (IOP)	۸-۸
۲۴۱	مسائل	
۲۴۳	فصل نهم - واحد حافظه	
۲۴۳	۹-۱ ویژگیهای حافظه	
۲۴۵	۹-۲ سلسله مراتب حافظه	
۲۴۷	۹-۳ حافظه‌های نیمه‌هادی	
۲۴۸	۹-۴ سازمان RAM و ROM	
۲۵۳	۹-۵ حافظه‌های کمکی	
۲۵۵	۹-۶ حافظه تداعیگر	
۲۵۹	۹-۷ حافظه پنهان	
۲۶۰	۹-۷-۱ اندازه حافظه پنهان	
۲۶۱	۹-۷-۲ نگاشت	
۲۶۳	۹-۷-۳ نوشتن در حافظه پنهان	
۲۶۴	۹-۷-۴ مقداردهی اولیه در حافظه پنهان	
۲۶۵	۹-۸ حافظه مجازی	
۲۶۵	۹-۹-۱ نقش کردن توسط صفحات	
۲۶۸	۹-۹-۲ جدول صفحات با استفاده از حافظه تداعیگر	

۲۶۹	 ۹-۳ جایگزینی صفحات
۲۷۱	 ۹-۹ مدیریت حافظه
۲۷۳	 ۹-۹-۱ حفاظت حافظه
۲۷۴	 مسائل
۲۷۷	 ضمیمه ۱- سوالات چهار جوابی
۳۳۷	 ضمیمه ۲- فرهنگ لغات و اصطلاحات
۳۴۹	 ضمیمه ۳- منابع و مآخذ

پیشگفتار

خداوند منان را شکر می‌گوییم که با اعطای نعمت حیات و عنایت او، توفیق آن را یافتیم تا کتابی را تحت عنوان معماری کامپیوتر به دانشجویان علاقمند تقدیم کنیم. وجه تمایز این کتاب از سایر منابع، خودآموز بودن مطالب کتاب می‌باشد.

این کتاب شامل ۹ فصل است که بطور جامع و کامل در اختیار دانشجویان عزیز قرار داده شده است. فصل اول این کتاب شامل مباحثی در مورد مدارات منطقی می‌باشد. فصول دوم زبان انتقال ثباتها می‌باشد که دانشجو آماده می‌شود که بتواند به کمک این زبان در فصل سوم کامپیوتر پایه را طراحی نماید. در فصل چهارم کنترل ریزبرنامه‌نویسی شده مورد بحث می‌باشد که دانشجو با این معماری آشنا خواهد شد. در فصل پنجم معماری و ساختار واحد پردازنده مرکزی مورد بررسی قرار خواهد گرفت. فصل ششم در مورد معماریهای موازی می‌باشد که در آن خطلوله مطرح می‌شود. در فصل هفتم الگوریتمهای محاسباتی مورد بررسی و تحلیل قرار می‌گیرند. در فصل هشتم سازمان ورودی/خروجی و مدل‌های مختلف آن مورد بحث قرار می‌گیرد و در انتها در فصل نهم معماری مدیریت حافظه مورد بحث می‌باشد.

در طول درس مثالهای زیادی حل شده است، همچنین در ضمیمه تعداد متنوعی از سوالات چهارجوابی این درس آمده است که دانشجو می‌تواند پس از مطالعه درس، به آنها پاسخ دهد.

در اینجا سخن را با تشکر از همکاران عزیز، دانش‌پژوهان و دانشجویانی که نظرات خود را به منظور بهتر و پربار کردن این کتاب، برای مولفین ارسال می‌دارند تا در چاپ‌های دیگر مورد استفاده قرار گیرد، به پایان می‌رسانیم.

مهدی یوسفخانی - ناصر آیت