

ارزیابی روش های شناسایی تروآ های سخت افزاری

مؤلف:

علیه زاده علی محمدی

مکان کتاب

بهار ۹۷

سرشناسه	: لطفی تاکامی، علیرضا، ۱۳۷۲-
عنوان و نام‌پیداآور	: ارزیابی روش‌های شناسایی تروآهای سخت‌افزاری / مولف: علیرضا لطفی تاکامی
مشخصات نشر	: زنجان: نیکان کتاب، ۱۳۹۷.
مشخصات ظاهری	: ۱۱۲ ص.: مصور، جدول، نمودار.
شابک	: ۹۷۸-۹۶۴-۱۹۶-۴۷۸-۰
وضعیت فهرست‌نویسی	: فیبا
یادداشت	: سخت‌افزار
یادداشت	: Computer input-output equipment
موضوع	: کامپیوترها — ایمنی اطلاعات
موضوع	: Computer security
موضوع	: مدارهای مجتمع — راستی‌آزمایی
موضوع	: Integrated circuits - Verification
رده‌بندی کنگره	: TK ۷۸۸۷ / ۵/ ۴ الف ۱۳۹۷
رده‌بندی دیویی	: ۶۲۱/۳۹۱۶
شماره کتابخانه ملی	: ۵۱۲۶۷۶۴



ارزیابی روش‌های شناسایی تروآهای سخت‌افزاری / علیرضا لطفی تاکامی

صفحه‌آرایی: سعید ناصحی، بساژ: اد

طراحی جلد: عرفان فرجی

چاپ و صحافی: فانوس

چاپ اول: بهار ۹۷

تیراژ: ۱۰۰۰ نسخه

قیمت: ۱۲/۰۰۰ تومان

شابک: ۹۷۸-۹۶۴-۱۹۶-۴۷۸-۰

دفتر نشر:

زنجان، چهارراه سعدی، روبروی بانک پاسارگاد، کوچه باقری، ساختمان ۴، واحد ۴

تلفکس: ۰۲۴-۳۳۳۳۵۵۴۱-۲

Email: Nikanketab@yahoo.com

www.chaponashr.ir/nikanketab

پیشگفتار

هر چه که فناوری ساخت مدارهای مجتمع^۱ به سطوح با اندازه‌های خیلی کوچک نزدیک شد، پیچیدگی و هزینه ساخت مدارهای مجتمع به‌طور چشمگیری افزایش پیدا کرد؛ بنابراین فقط تعداد کمی از شرکت‌ها قادر به انجام تمام مراحل ایجاد یک مدار مجتمع از مرحله طراحی تا ساخت هستند. اکثر شرکت‌های طراح به‌منظور هزینه کمتر ساخت، محصول خود را به شرکت دیگری می‌سپارند که همین امر فرصت را به مهاجمان می‌دهد که تغییرات و خرابکاری‌های خود را در مدارهای مجتمع اعمال کنند. این تغییرات و خرابکاری‌ها به‌عنوان تروآهای سخت‌افزاری^۲ شناخته می‌شود. تروآی سخت‌افزاری به مسئله مهمی برای برنامه‌های حیاتی امنیتی تبدیل شده است و دلیل این امر آن است که تروآی سخت‌افزاری باعث عملکرد اشتباه مدار مجتمع، قابلیت اعتماد کمتر به مدارهای مجتمع، نشت اطلاعات سری به دشمن و یا حتی نابود شدن سیستمی که تحت شرایط خاصی طراحی شده است، می‌شود. تروآ می‌تواند در هر مرحله‌ای (سطح انتقال ثبات تا ساخت) به مدار مجتمع اضافه شود.

هدف این پروژه، ارزیابی سه روش مختلف شناسایی تروآ، بر روی مدارهای که تروآ در آن گنجانده شده، است. در واقع ورودی‌های این پروژه مداری شامل تروآ و سه روش شناسایی تروآ است و خروجی آن مقایسه این سه روش از نظر میزان توانایی در شناسایی تروآ و سربار وارد شده، است. پس از پیاده‌سازی این سه روش بر روی مدار محک s1196 میزان توانایی

^۱ Integrated Circuits

^۲ Hardware Trojans

هرکدام از این روش‌ها در شناسایی HTH مورد ارزیابی قرار گرفت و سرباری که هرکدام از این روش‌ها به مدار وارد می‌کردند محاسبه شد و سپس به مقایسه و ارزیابی آن‌ها پرداخته شد و نهایتاً بررسی شد که هرکدام از این روش‌ها برای چه نوع مداری مناسب‌ترین گزینه خواهد بود.

کلمات کلیدی: اسب ترآی سخت‌افزاری، مدار مجتمع، فلیپ‌فلاپ زائد، ثبات سایه، بردار معلق

www.ketab.ir

فهرست مطالب

پیشگفتار

۱

مقدمه

۹

۱ مباحث اولیه در زمینه HTH

۱۲

۱-۱ تعاریف مفاهیم اولیه ۱۲

۲-۱ اهمیت و خطر HTH ۱۴

۱-۲-۱ مدل HTH و اجزای آن ۱۵

۲-۲-۱ انواع HTH ها ۱۶

۳-۲-۱ سایر مشخصه‌های HTH ها ۱۸

۲ HTH طراحی شده

۲۲

۱-۲ مشخصه‌های جانبی ۲۲

۲-۲ میزان تأثیرگذاری در چرخش تراشه ۲۳

۳-۲ نحوه‌ی برانگیزش ۲۳

۴-۲ نحوه‌ی توزیع ۲۳

۲-۵ ماهیت دیجیتال یا آنالوگ ۲۵

۲-۶ دلیل انتخاب و طراحی این HTH ۲۵

۳ مروری بر برخی از روش‌های کشف HTH ۲۷

۳-۱ شفاف‌سازی طرح ۲۷

۳-۲ تاریخ‌سازی طرح ۲۸

۳-۳ پیچ‌های زائد ۲۹

۳-۴ معکوس بازی و ۲۹

۳-۵ ساختارهایی برای بررسی مشخصه تأخیر ۳۰

۴ پیاده‌سازی روش فلیپ‌فلاپ رند ۳۱

۴-۱ معرفی روش ۳۱

۴-۲ مدار محک انتخابی ۳۲

۴-۳ نوع HTH تعبیه شده در مدار ۳۲

۴-۴ به دست آوردن احتمال فعالیت نت‌ها ۳۲

۴-۵ فلیپ‌فلاپ زائد ۳۳

۴-۵-۱ حالت $P_0 \gg P_1$ ۳۴

۳۵	۴-۵-۲ حالت $P_0 < P_1$
۳۶	۴-۶ روال پیاده‌سازی
۳۸	نتایج پیاده‌سازی
۴۰	۴-۶-۱ سربار وارد شده
۴۱	۵ پیاده‌سازی روش ثبات سایه
۴۱	۵-۱ معرفی روش
۴۲	۵-۲ مدار محک انتخابی
۴۳	۵-۳ نوع HTH تعبیه شده در مدار
۴۳	۵-۴ ثبات سایه
۴۴	۵-۵ روال پیاده‌سازی
۴۶	۵-۵-۱ قسمت‌هایی از کد Verilog مدار محک
۴۷	۵-۵-۲ شبیه‌سازی در Model sim
۵۰	۵-۶ نتایج پیاده‌سازی
۵۱	۵-۶-۱ سربار وارد شده

۱-۶ معرفی روش ۵۳

۲-۶ مدار محک انتخابی ۵۵

۳-۶ نوع HTH تعبیه شده در مدار ۵۵

۴-۶ روال پیاده‌سازی ۵۵

۵-۶ سایه پیاده‌سازی ۵۶

۶-۱ سربار وارد شده ۵۸

۷ ارزیابی و مقایسه ۵۹

۱-۷ سربار وارد شده به مدار ۵۹

۷-۱-۱ روش قلیپ‌فلاپ زائد ۵۹

۷-۱-۲ روش ثبات سایه ۶۰

۷-۱-۳ روش بردار معلق ۶۰

۷-۱-۴ مقایسه ۶۰

۲-۷ توانایی شناسایی HTH ۶۱

۷-۲-۱ روش قلیپ‌فلاپ زائد ۶۱

- ۶۲ ۲-۲-۷ روش ثبات سایه
- ۶۲ ۳-۲-۷ روش بردار معلق
- ۶۲ ۴-۲-۷ مقایسه
- ۶۲ مقایسه‌ی روش‌ها در حالت کلی:
- ۶۳ مقایسه‌ی روش‌ها بر روی S1146:
- ۶۶ ۸ مراجع
- ۶۷ پیوست
- ۶۷ (پ-۱) کد پیمانه‌ی شناسایی کننده ۰۰۱ به زبان verilog
- ۶۸ (پ-۲) کد پیمانه فلیپ‌فلاپ زائد
- ۶۹ (پ-۳) معرفی ابزار Design Compiler
- ۶۹ (پ-۳-۱) محیط کار در ابزار
- ۷۰ (پ-۳-۲) نحوه‌ی سنتز مدار در ابزار
- ۷۷ (پ-۴) محاسبه‌ی احتمال فعالیت نت‌ها به زبان جاوا
- ۷۹ (پ-۵) گزارش تحلیل توان پویا
- ۷۹ (پ-۵-۱) در حالت کارکرد معمول مدار

پ-۵-۲) در حالت آزمون ۸۱

پ-۶-۱) گزارش مساحت ۸۱

پ-۶-۱) گزارش مساحت فلیپ فلاپ زائد ۸۱

پ-۶-۲) گزارش مساحت مدار محک ۸۲

پ-۷-۱) نحوه‌ی شبیه‌سازی در Mdel si m ۸۳

پ-۸-۱) نحوه‌ی کار با ابزار SOC-Encount er ۸۹

پ-۹-۱) گزارش تحلیل زمان توسط SOC-Encount er ۱۰۲

پ-۹-۱) در حالت کار برد معمول مدار ۱۰۲

پ-۹-۲) در حالت آزمون ۱۰۵