مدارهای VLSI پیشرفته

تالیف و ترجمهٔ
مریم فیروزی
دکتر محمدحسین معیری
دکتر کیوان ناوی

www.ketab.ir

۱۳۹۶

۶۶۱

مرکز چاپ و انتشارات دانشگاه شهید بهشتی

مدارهای VLSI پیشرفته

تألیف و ترجمهٔ مریم نوروزی ـ دکتر محمدحسین معیری ـ دکتر کیوان ناوی

ویراستار: سارا قدیمی

حروف‌نگار و صفحه‌آرا: سمیرا دهقان

طراح جلد: امیرشاهرخ فریوسفی

ناظر چاپ : صفر ممیزاد

چاپ اول: ۱۳۹۶

شمارگان : ۱۰۰۰

قیمت : ۲۸۰.۰۰۰ ریال

کلیهٔ حقوق برای دانشگاه شهید بهشتی محفوظ است.

سرشناسه: نوروزی، مریم، ۱۳۶۳-

عنوان و نام پدیدآور: مدارهای VLSI پیشرفته/ مریم نوروزی، محمدحسین معیری، کیوان ناوی.

مشخصات نشر: تهران: دانشگاه شهید بهشتی، مرکز چاپ و انتشارات، ۱۳۹۶.

مشخصات ظاهری: دوازده، ۳۰۰ ص. مصور.

فروست: دانشگاه شهید بهشتی. مرکز چاپ و انتشارات؛ ۶۶۱.

شابک: ۹۷۸ ۹۶۴ ۴۵۷ ۳۹۵۸

وضعیت فهرست‌نویسی: فیپا

یادداشت: کتابنامه.

موضوع: مدارهای مجتمع – مجتمع‌سازی مقیاس بسیار بزرگ – طرح و ساختمان – راهنمای آموزشی (عالی)؛ Integrated circuits – Very large scale integration – Design and construction – Study and teaching (Higher)؛ مدارهای مجتمع – مجتمع‌سازی مقیاس بسیار بزرگ – آزمون‌ها و تمرین‌ها (عالی)؛ Integrated circuits – Very large scale integration – Design and construction – Examinations, questions, etc. (Higher)

شناسه افزوده: معیری، محمدحسین، ۱۳۶۲-

شناسه افزوده: ناوی، کیوان، ۱۳۴۰-

شناسه افزوده: دانشگاه شهید بهشتی، مرکز چاپ و انتشارات

شناسه افزوده: Shahid Beheshti University. Printing & Publishing Center

رده‌بندی کنگره: ۱۳۹۶ ۴م۲ن/TK۷۸۷۴/۷۵

رده‌بندی دیویی: ۶۲۳/۹۵

شماره کتابشناسی ملی: ۴۸۹۰۴۱۰

کد ناشر ۱۰۰۱۷۳۴

www.pub.sbu.ac.ir

unipress@mail.sbu.ac.ir

www.ketab.ir

فهرست مطالب

پیشگفتار ..... یازده

فهرست نشانه‌های اختصاری ..... سیزده

فصل اول: ترانزیستورهای MOSFET و منطق CMOS ۱

۱.۱. ترانزیستورهای MOSFET ۱

۲.۱. منطق CMOS ۴

۳.۱. ترانزیستور عبور و دروازه‌های انتقال ۶

۴.۱. دروازه‌های ساده ۱۱

۵.۱. تسهیم‌کننده ۱۳

۶.۱. لچ‌ها و فلیپ‌فلاپ‌ها ۱۵

۷.۱. خلاصهٔ فصل ۱۸

۸.۱. منابع ۲۰

فصل دوم: فرایند ساخت CMOS و طراحی چینش ۲۱

۱.۲. برش وارونگر از پهلو ۲۱

۲.۲. فرایند ساخت ۲۲

۳.۲. قوانین طراحی چینش ۲۷

۴.۲. نمودار میله‌ای ۳۰

۵.۲. خلاصهٔ فصل ۳۲

۶.۲. منابع ۳۲

فصل سوم: مباحث متفرقه دربارهٔ ترانزیستورها ۳۳

۱.۳. خازن‌ها ۳۳

۲.۳. جریان ۳۴

۳.۳. تغییرات در ولتاژ آستانه ۳۵

۴.۳. تأثیر دما ۳۵

۵.۳. نشتی ۳۶

۶.۳. اثر نرخ بتا ۳۷

۷.۳. خلاصهٔ فصل ۳۸

www.ketab.ir

۸.۳. منابع ۳۹

فصل چهارم: تأخیر ۴۱
۱.۴. تعاریف اولیه ۴۱
۲.۴. تأخیر RC ۴۲
۳.۴. تأخیر انتشار در وارونگر ۴۳
۴.۴. مقاومت و خازن معادل ۴۵
۵.۴. مدل تأخیر المور ۴۶
۶.۴. مدل تأخیر خطی ۵۱
۷.۴. تلاش منطقی ۵۲
۸.۴. تأخیر مزاحم ۵۳
۹.۴. تلاش منطقی و اندازهٔ ترانزیستور ۵۵
۱۰.۴. تأخیر در یک دورهٔ منطقی ۵۵
۱۱.۴. تأخیر در شبکه‌های منطقی چندطبقه‌ای (چندمرحله‌ای) ۵۶
۱۲.۴. انتخاب بهترین تعداد طبقه ۶۱
۱۳.۴. خطوط میان‌ارتباطی ۶۳
۱۴.۴. تکرارکننده ۶۷
۱۵.۴. خلاصهٔ فصل ۶۹
۱۶.۴. منابع ۷۰

فصل پنجم: مصرف توان و انرژی ۷۱
۱.۵. مصرف توان ۷۱
۲.۵. مصرف توان ایستا ۷۴
۳.۵. مصرف توان پویا ۸۰
۴.۵. احتمال سوئیچ‌کردن ۸۳
۵.۵. بهینه‌سازی انرژی- تأخیر ۸۵
۶.۵. حداقل انرژی ۸۵
۷.۵. حداقل حاصل‌ضرب انرژی- تأخیر ۸۷
۸.۵. حداقل انرژی با محدودیت در تأخیر ۸۸
۹.۵. خلاصهٔ فصل ۸۸
۱۰.۵. منابع ۸۹

فصل ششم: تأخیر در خانواده‌های اساسی مدارهای منطقی ۹۱
۱.۶. CMOS ایستا ۹۲

www.ketab.ir

۲.۶. تأثیر ترتیب ورودی‌ها در تأخیر ۹۵
۳.۶. دروازه‌های با مشخصهٔ اریب‌دار ۹۶
۴.۶. مدارهای نسبتی ۹۸
۱.۴.۶. شبه nMOS ۹۹
۵.۶. مدارهای CMOS دسته‌ای ۱۰۱
۶.۶. مدارهای منطق سوئیچی ولتاژ کَسکُد (CVSL) ۱۰۲
۷.۶. مدارهای منطق سورس کوپل (SCL) ۱۰۵
۸.۶. مدارهای پویا ۱۰۵
۹.۶. منطق دومینو ۱۰۹
۱۰.۶. منطق دومینوی دو ریلی ۱۱۰
۱۱.۶. منطق دومینوی NP ۱۱۲
۱۲.۶. نگهدارنده ۱۱۳
۱۳.۶. ادوات پیشارژ و ویه ۱۱۴
۱۴.۶. تلاش منطقی مسیرهای پویا ۱۱۵
۱۵.۶. خلاصهٔ فصل ۱۱۷
۱۶.۶. منابع ۱۱۸

فصل هفتم: خانوادهٔ منطقی BiCMOS ۱۱۹
۱.۷. مدارهای BiCMOS ۱۱۹
۲.۷. مدارهای BiCMOS با شبه‌نوسان کامل ۱۲۷
۳.۷. وارونگرهای BiCMOS نوسان کامل ۱۳۱
۴.۷. خلاصهٔ فصل ۱۳۳

فصل هشتم: مدارهای خازنی ـ مقاومتی ۱۳۵
۱.۸. مدارهای مقاومتی ۱۳۵
۲.۸. مدارهای خازنی ۱۴۱
۳.۸. خلاصهٔ فصل ۱۴۹

فصل نهم: مدارهای مد جریان ۱۵۱
۱.۹. آینهٔ جریان ۱۵۱
۲.۹. مدارهای آشکارساز ولتاژ آستانه ۱۵۵
۳.۹. مدارهای تفریق‌کننده مد جریان با استفاده از آشکارساز آستانه ۱۶۷
۴.۹. مدارهای BiCMOS مد جریان ۱۷۱
۵.۹. خلاصهٔ فصل ۱۷۲

www.ketab.ir

فصل دهم: دروازه‌های سه‌حالته **۱۷۳**
۱.۱۰. خلاصهٔ فصل ۱۸۳

فصل یازدهم: مدارهای پل **۱۸۵**
خلاصهٔ فصل ۱۹۴

فصل دوازدهم: طراحی مدارهای ترتیبی **۱۹۵**
۱.۱۲. مدارهای ترتیبی ایستا ۱۹۶
۲.۱۲. روش‌های ترتیبی ۱۹۶
۳.۱۲. محدودیت‌های حداکثر تأخیر ۲۰۰
۴.۱۲. محدودیت‌های حداقل تأخیر ۲۰۵
۵.۱۲. استقراض زمان ۲۰۸
۶.۱۲. انحراف کلاک ۲۱۱
۷.۱۲. خلاصهٔ فصل ۲۱۴
۸.۱۲. منابع ۲۱۵

فصل سیزدهم: معرفی و مرور نانوادوات الکترونیکی نوپدید **۲۱۷**
۱.۱۳. ترانزیستورهای اثر میدانی نانولولهٔ کربنی ۲۱۸
۱.۱.۱۳. ساختار ترانزیستورهای اثر میدانی نانولولهٔ کربنی ۲۱۸
۲.۱.۱۳. مشخصه‌های CNTFET شبه‌ماسفت ۲۲۳
۳.۱.۱۳. بررسی خازن‌ها و مقاومت‌های CNTFET ۲۲۶
۴.۱.۱۳. مقایسهٔ کارایی MOSFET و CNTFET در ابعاد نانو ۲۳۰
۵.۱.۱۳. ساخت CNTFET به‌صورت سازگار با VLSI ۲۳۳
۲.۱۳. ترانزیستورهای اثر میدانی نانونوار گرافنی ۲۳۸
۱.۲.۱۳. ترانزیستورهای نانونوار گرافنی ۲۴۰
۳.۱۳. ترانزیستورهای تک‌الکترونی (SET) ۲۴۳
۱.۳.۱۳. مزایای ترانزیستورهای تک‌الکترونی ۲۴۸
۲.۳.۱۳. معایب ترانزیستورهای تک‌الکترونی ۲۴۹
۴.۱۳. آتاماتای سلولی نقطه- کوانتومی (QCA) ۲۵۰
۱.۴.۱۳. سلول کوانتومی دودویی ۲۵۰
۲.۴.۱۳. ساخت و مسائل فیزیکی ۲۵۵
۵.۱۳. الکترونیک مولکولی ۲۵۷
۱.۵.۱۳. دیودهای مولکولی ۲۶۱
۲.۵.۱۳. دیودهای مولکولی یک‌سوساز ۲۶۱
۳.۵.۱۳. دیودهای مولکولی تشدیدشده ۲۶۴

www.ketab.ir

۴.۵.۱۳. دروازه‌های منطقی مولکولی ۲۶۵
۵.۵.۱۳. ترانزیستور مولکولی حلقهٔ بنزنی ۲۶۷
۶.۱۳. خلاصهٔ فصل ۲۷۰

فصل چهاردهم: مثال‌ها و تست‌ها ۲۷۳
۱.۱۴. جواب مثال‌ها و تست‌ها ۲۸۸

پیوست اول: آشنایی با روند طراحی، رسم چینش و استخراج عناصر مزاحم مدار با ابزار Cadence Virtuoso ۳۰۹
شبیه‌سازی شماتیک مدار NOT در محیط Cadence ۳۰۹
طراحی چینش مدار NOT در محیط نرم‌افزار Cadence Virtuoso ۳۲۳
استخراج خازن‌ها و مقاومت‌های مزاحم چینش و شبیه‌سازی مدار با درنظرگرفتن این عناصر ۳۴۶

پیوست دوم: آشنایی با شبیه‌سازی مدار با نرم‌افزار HSPICE ۳۵۳
مروری بر نحوهٔ بازکردن یک کد و اجرای آن و مشاهدهٔ نتایج ۳۵۳

منابع ۳۶۳
واژه‌نامهٔ فارسی ـ انگلیسی ۳۶۷
واژه‌نامهٔ انگلیسی ـ فارسی ۳۷۵
نمایه ۳۸۳

www.ketab.ir

پیشگفتار

با پیشرفت روزافزون علم و صنعت در حوزهٔ نیمه‌هادی‌ها و کاهش اندازهٔ ویژگی[1] و متعاقباً افزایش پیچیدگی مدارها و سیستم‌های الکترونیکی، به‌کارگیری سیستم بر تراشه[2] به امری ضروری برای افزایش کارآمدی و کاهش هزینهٔ ساخت و تولید تراشه‌ها مبدل شده است. ازاین‌رو، شناخت دقیق روش‌های تحلیل و طراحی و بهینه‌سازی مدارهای مجتمع بسیار پرتراکم[3] و نیز طراحی و بهینه‌سازی چینش[4] این مدارها از اهمیت بسیاری برخوردار است.

مهندس ماهر در حوزه‌های الکترونیک و سخت‌افزار باید به حدی از توانایی و مهارت برسد که بتواند، بدون اتکای صرف و همیشگی به ابزارهای طراحی و شبیه‌سازی کامپیوتری، رفتار یک مدار مجتمع را کارایی و نقاط قوت و ضعف آن را ارزیابی و با دیگر مدارها مقایسه کند.

باتوجه‌به موارد ذکرشده، ضرورت تدوین کتاب مرجعی کامل و جامع برای دروس VLSI و VLSI پیشرفته، منطبق با سرفصل‌های مصوب آموزش عالی، که مفاهیم پایه تا پیشرفتهٔ طراحی و ارزیابی مدارهای VLSI را پوشش دهد، آشکارا حس می‌شود.

برخی فصل‌های این کتاب، که عمدتاً مباحث عمومی مرتبط با VLSI را پوشش می‌دهند، از کتاب مرجع *CMOS VLSI Design* اثر نیل وست[5] و دیوید هریس[6] برگرفته شده است. از این نمونه‌ها می‌توان به اصول عملکرد ترانزیستورهای MOS و اثرات کانال کوتاه و غیرایده‌آل آن‌ها، طراحی مدارهای ترکیبی ایستا و پویا، طراحی مدارهای ترتیبی و مباحث پیشرفتهٔ مرتبط با آن، ارزیابی و بهینه‌سازی تأخیر و توان و نیز طراحی و بهینه‌سازی چینش مدارهای مجتمع دیجیتال اشاره کرد.

اما، علاوه‌بر مباحث مرسوم و کلاسیک گفته‌شده، مباحث مهم دیگری نیز در این کتاب ارائه و به‌خوبی پوشش داده خواهد شد که، با وجود اهمیت زیاد، در مراجع دیگر کمتر دربارهٔ آن‌ها بحث و موشکافی شده است. این موضوعات شامل طراحی و بهینه‌سازی مدارهای BiCMOS، مدارهای منطقی دیجیتال مبتنی بر شبکه‌های مقاومتی-خازنی و مدارهای سازهای آستانه، مدارهای مُد جریان CMOS و BiCMOS، مدارهای سه‌حالتهٔ پیشرفته و مدارهای پل CMOS هستند. این مباحث از ثمرات سال‌ها تدریس و تحقیق آقای دکتر کیوان ناوی در دانشگاه‌ها و مراکز علمی معتبر ایران است. شایان ذکر است بیش از ۶۰ درصد مطالب کتاب تألیف و حدود ۴۰ درصد آن از کتاب وست و هریس ترجمه شده است.

---

1. feature size
2. system on chip (SoC)
3. Very Large Scale Integrated (VLSI) circuits
4. layout
5. N.H.E. Weste
6. D.M. Harris

www.ketab.ir

همچنین، به‌منظور تمرین و خودآزمایی و کسب آمادگی بیشتر برای دانشجویان عزیز، فصلی شامل پرسش‌های چهارگزینه‌ای مهم، که غالب آن‌ها پرسش‌های دروس VLSI و VLSI پیشرفتهٔ آزمون دکتری در رشتهٔ مهندسی کامپیوتر است، به همراه پاسخ تشریحی کامل در این کتاب آورده شده است.

اما یکی از بخش‌های مهم وجالب این کتاب معرفی و بررسی ساختار و عملکرد ادوات الکترونیکی نانومتری است. با کوچک‌شدن ابعاد فنّاوری MOSFET در ابعاد نانومتری، بروز مشکلات و چالش‌های مهمی نظیر افزایش چشمگیر جریان‌های نشتی، اثرات کانال کوتاه، افت محسوس کنترل گیت در ترانزیستورها و تغییرات شدید فرایند، که در این کتاب تا حدودی بررسی می‌شود، پیشرفت این فنّاوری را با محدودیت‌های جدی‌ای روبه‌رو ساخته است. ازاین‌رو، محققان در دانشگاه‌های معتبر دنیا در حال انجام‌دادن تحقیقاتی گسترده و امیدوارکننده بر ادوات نانومتری جایگزین MOSFET هستند. از مهم‌ترین دستاوردهای جدید در این زمینه ساخت نخستین پردازندهٔ مبتنی بر نانولوله‌های کربنی در دانشگاه استنفورد است که نتایج حاصل از آن در مجلهٔ *Nature* در سال ۲۰۱۴ به‌چاپ رسیده است. باتوجه‌به موارد ذکرشده، آشنایی پژوهشگران و مهندسان الکترونیک و سخت‌افزار با این ادوات نانومتری نوظهور امری بسیار ضروری به‌نظر می‌رسد. در این کتاب یک فصل به‌طور جامع ساختار و ویژگی‌های این ادوات شامل ترانزیستورهای نانولولهٔ کربنی (CNTFET)، ترانزیستورهای اثر میدانی نانونوار گرافنی (GNRFET)، آتاماتای سلولی نقطهٔ کوانتومی (QCA)، ترانزیستورهای تک‌الکترونی (SET) و ادوات مولکولی مبتنی بر حلقه‌های بنزنی بحث و بررسی می‌شود.

علاوه‌براین، در پیوست‌های انتهای کتاب، خودآموز طراحی و ارزیابی اولیه چینش سلول‌ها با استفاده از ابزار صنعتی Virtuoso شرکت Cadence در اختیار خوانندگان محترم قرار گرفته است. این خودآموز به‌صورت گام‌به‌گام، همراه با عکس و توضیح کامل مراحل اولیه و مهم طراحی و ارزیابی چینش یک مدار را شرح می‌دهد. همچنین، خودآموز اولیهٔ شبیه‌سازی و ارزیابی کارایی مدارهای VLSI، با ابزار HSPICE، با ذکر مثال در این بخش آورده شده است.

امید است این مجموعهٔ کامل برای دانشجویان و مدرسان محترم در رشته‌های مهندسی الکترونیک و مهندسی کامپیوتر مفید واقع شود. در پایان، از همراهی جناب آقای دکتر امید هاشمی‌پور، جناب آقای دکتر سیدحسین پیشگر و اعضای محترم آزمایشگاه فنّاوری نانو و محاسبات کوانتومی و هستهٔ میکروالکترونیک دانشگاه شهید بهشتی بسیار سپاسگزاریم.

www.ketab.ir