

مدارهای VLSI پیشرفته

تأليف و ترجمه

مریم آبروزی

دکتر محمدحسین معیری

دکتر کیوان ناوی

۱۳۹۶



۶۶۱

مرکز چاپ و انتشارات دانشگاه شهید بهشتی

مدارهای VLSI پیشرفته

تألیف و ترجمه: مریم نوروزی - دکتر محمدحسین معیری - دکتر کیوان ناوی

ویراستار: سارا قدیمی

حروفنگار و صفحه‌آرا: سمیرا دهقان

طراح جلد: امیرشاهرخ فریوسفی

ناظر چاپ: صفر ممیزاد

چاپ اول: ۱۳۹۶

شمارگان: ۱۰۰۰

قیمت: ۲۸۰.۰۰۰ ریال

کتاب حق برای دانشگاه شهید بهشتی محفوظ است.

سرشناسه: نوروزی، مریم، ۱۳۶۳-	عنوان و نام پدیدآور:
مدارهای VLSI پیشرفته/ مریم نوروزی، محمدحسین معیری، کیوان ناوی.	مشخصات نشر:
تهران: انتشارات شهید بهشتی، مرکز چاپ و انتشارات، ۱۳۹۶.	مشخصات ظاهری:
دوازده، ۱۳۹۶، مصرع.	فروست:
دانشگاه شهید بهشتی، مرکز چاپ و انتشارات؛ ۶۶۱.	شابک:
۹۷۸۹۶۴۴۵۷۳۹۵۸	وضعیت فهرست‌نویسی:
فیفا	یادداشت:
کتابنامه.	موضوع:
مدارهای مجتمع - مجتمع‌سازی - مجتمع‌های بسیار بزرگ - طرح و ساختمان - راهنمای آموزشی (عالی)؛ Integrated cricuits - Very large scale integration - Design and construction - Study and teaching (Higher)؛ مدارهای مجتمع - مجتمع‌سازی - مجتمع‌های بسیار بزرگ - آزمون‌ها و تمرین‌ها (عالی)؛ Integrated cricuits - Very large scale integration - Design and construction - Examinations, questions, etc. (Higher)	شناسه افزوده:
معیری، محمدحسین، ۱۳۶۲-	شناسه افزوده:
ناوی، کیوان، ۱۳۴۰-	شناسه افزوده:
دانشگاه شهید بهشتی، مرکز چاپ و انتشارات	شناسه افزوده:
Shahid Beheshti University. Printing & Publishing Center	شناسه افزوده:
TK۷۸۷۴/۷۵/ن۲م۴ ۱۳۹۶	رده‌بندی کنگره:
۶۲۳/۹۵	رده‌بندی دیویی:
۴۸۹۰۴۱۰	شماره کتابشناسی ملی:

کد ناشر ۱۰۰۱۷۳۴

www.pub.sbu.ac.ir
unipress@mail.sbu.ac.ir

فهرست مطالب

پیشگفتار.....	یازده
فهرست نشانه‌های اختصاری.....	سیزده
فصل اول: ترانزیستورهای MOSFET و منطق CMOS.....	۱
۱.۱. ترانزیستورهای MOSFET.....	۱
۲.۱. منطق CMOS.....	۴
۳.۱. ترانز، حور عبور و دروازه‌های انتقال.....	۶
۴.۱. دروازه‌ای سافت.....	۱۱
۵.۱. تسهیم‌کنند.....	۱۳
۶.۱. لچ‌ها و فلیپ‌فلاپ‌ها.....	۱۵
۷.۱. خلاصه فصل.....	۱۸
۸.۱. منابع.....	۲۰
فصل دوم: فرایند ساخت CMOS و طراحی چیش.....	۲۱
۱.۲. برش وارونگر از پهلوی.....	۲۱
۲.۲. فرایند ساخت.....	۲۲
۳.۲. قوانین طراحی چیش.....	۲۷
۴.۲. نمودار میله‌ای.....	۳۰
۵.۲. خلاصه فصل.....	۳۲
۶.۲. منابع.....	۳۲
فصل سوم: مباحث متفرقه درباره ترانزیستورها.....	۳۳
۱.۳. خازن‌ها.....	۳۳
۲.۳. جریان.....	۳۴
۳.۳. تغییرات در ولتاژ آستانه.....	۳۵
۴.۳. تأثیر دما.....	۳۵
۵.۳. نشتی.....	۳۶
۶.۳. اثر نرخ بنا.....	۳۷
۷.۳. خلاصه فصل.....	۳۸

۳۹	۸.۳ منابع
۴۱	فصل چهارم: تأخیر
۴۱	۱.۴ تعاریف اولیه
۴۲	۲.۴ تأخیر RC
۴۳	۳.۴ تأخیر انتشار در وارونگر
۴۵	۴.۴ مقاومت و خازن معادل
۴۶	۵.۴ مدل تأخیر المور
۵۱	۶.۴ مدل تأخیر خطی
۵۲	۷.۴ تلاش منطقی
۵۳	۸.۴ تلاش مزاحم
۵۵	۹.۴ تلاش منطق بازخورد ترانزیستور
۵۵	۱۰.۴ تأخیر در یک دره منطقی
۵۶	۱۱.۴ تأخیر در شبکه‌های منطقی چندطبقه‌ای (چندمرحله‌ای)
۶۱	۱۲.۴ انتخاب بهترین تعداد بقیه
۶۳	۱۳.۴ خطوط میان‌ارتباطی
۶۷	۱۴.۴ تکرارکننده
۶۹	۱۵.۴ خلاصه فصل
۷۰	۱۶.۴ منابع
۷۱	فصل پنجم: مصرف توان و انرژی
۷۱	۱.۵ مصرف توان
۷۴	۲.۵ مصرف توان ایستا
۸۰	۳.۵ مصرف توان پویا
۸۳	۴.۵ احتمال سوئیچ کردن
۸۵	۵.۵ بهینه‌سازی انرژی-تأخیر
۸۵	۶.۵ حداقل انرژی
۸۷	۷.۵ حداقل حاصل ضرب انرژی-تأخیر
۸۸	۸.۵ حداقل انرژی با محدودیت در تأخیر
۸۸	۹.۵ خلاصه فصل
۸۹	۱۰.۵ منابع
۹۱	فصل ششم: تأخیر در خانواده‌های اساسی مدارهای منطقی
۹۲	۱.۶ CMOS ایستا

۹۵	۲.۶. تأثیر ترتیب ورودی‌ها در تأخیر
۹۶	۳.۶. دروازه‌های با مشخصه اریب‌دار
۹۸	۴.۶. مدارهای نسبتی
۹۹	۱.۴.۶. شبه nMOS
۱۰۱	۵.۶. مدارهای CMOS دسته‌ای
۱۰۲	۶.۶. مدارهای منطق سونیچی ولتاژ کسکد (CVSL)
۱۰۵	۷.۶. مدارهای منطق سورس کوپل (SCL)
۱۰۵	۸.۶. مدارهای پویا
۱۰۹	۹.۶. منطقه دومینو
۱۱۰	۱۰.۶. منطق دومینوی دو ریلی
۱۱۲	۱۱.۶. منطق دومینوی NP
۱۱۳	۱۲.۶. نگهدارنده
۱۱۴	۱۳.۶. ادوات پیمایش‌رشته
۱۱۵	۱۴.۶. تلاش منطقی مسیریابی
۱۱۷	۱۵.۶. خلاصه فصل
۱۱۸	۱۶.۶. منابع

فصل هفتم: خانواده منطقی BiCMOS

۱۱۹	۱.۷. مدارهای BiCMOS
۱۲۷	۲.۷. مدارهای BiCMOS با شبه‌نوسان کامل
۱۳۱	۳.۷. وارونگرهای BiCMOS نوسان کامل
۱۳۳	۴.۷. خلاصه فصل

فصل هشتم: مدارهای خازنی-مقاومتی

۱۳۵	۱.۸. مدارهای مقاومتی
۱۴۱	۲.۸. مدارهای خازنی
۱۴۹	۳.۸. خلاصه فصل

فصل نهم: مدارهای مد جریان

۱۵۱	۱.۹. آینه جریان
۱۵۵	۲.۹. مدارهای آشکارساز ولتاژ آستانه
۱۶۷	۳.۹. مدارهای تفریق‌کننده مد جریان با استفاده از آشکارساز آستانه
۱۷۱	۴.۹. مدارهای BiCMOS مد جریان
۱۷۲	۵.۹. خلاصه فصل

فصل دهم: دروازه‌های سه حالته.....	۱۷۳
۱.۱۰. خلاصه فصل.....	۱۸۳
فصل یازدهم: مدارهای پل.....	۱۸۵
خلاصه فصل.....	۱۹۴
فصل دوازدهم: طراحی مدارهای ترتیبی.....	۱۹۵
۱.۱۲. مدارهای ترتیبی ایستا.....	۱۹۶
۲.۱۲. روش‌های ترتیبی.....	۱۹۶
۳.۱۲. محدودیت‌های حداکثر تأخیر.....	۲۰۰
۴.۱۲. محدودیت‌های حداقل تأخیر.....	۲۰۵
۵.۱۲. استقرار زمان.....	۲۰۸
۶.۱۲. انحراف ولتاژ.....	۲۱۱
۷.۱۲. خلاصه فصل.....	۲۱۴
۸.۱۲. منابع.....	۲۱۵
فصل سیزدهم: معرفی و مرور نابوداوت الکترونیک نوپدید.....	۲۱۷
۱.۱۳. ترانزیستورهای اثر میدانی نانواثر کربنی.....	۲۱۸
۱.۱.۱۳. ساختار ترانزیستورهای اثر میدانی نانواثر کربنی.....	۲۱۸
۲.۱.۱۳. مشخصه‌های CNTFET شبه‌مادخت.....	۲۲۳
۳.۱.۱۳. بررسی خازن‌ها و مقاومت‌های CNTFET.....	۲۲۶
۴.۱.۱۳. مقایسه کارایی MOSFET و CNTFET در ابعاد نانو.....	۲۳۰
۵.۱.۱۳. ساخت CNTFET به صورت سازگار با VLSI.....	۲۳۳
۲.۱۳. ترانزیستورهای اثر میدانی نانونوار گرافنی.....	۲۳۸
۱.۲.۱۳. ترانزیستورهای نانونوار گرافنی.....	۲۴۰
۳.۱۳. ترانزیستورهای تک‌الکترونی (SET).....	۲۴۳
۱.۳.۱۳. مزایای ترانزیستورهای تک‌الکترونی.....	۲۴۸
۲.۳.۱۳. معایب ترانزیستورهای تک‌الکترونی.....	۲۴۹
۴.۱۳. آتاماتای سلولی نقطه-کوانتومی (QCA).....	۲۵۰
۱.۴.۱۳. سلول کوانتومی دودویی.....	۲۵۰
۲.۴.۱۳. ساخت و مسائل فیزیکی.....	۲۵۵
۵.۱۳. الکترونیک مولکولی.....	۲۵۷
۱.۵.۱۳. دیودهای مولکولی.....	۲۶۱
۲.۵.۱۳. دیودهای مولکولی یک‌سوساز.....	۲۶۱
۳.۵.۱۳. دیودهای مولکولی تشدیدشده.....	۲۶۴

۴۵.۱۳. دروازه‌های منطقی مولکولی.....	۲۶۵
۵۵.۱۳. ترانزیستور مولکولی حلقه بنزی.....	۲۶۷
۶.۱۳. خلاصه فصل.....	۲۷۰
فصل چهاردهم: مثال‌ها و تست‌ها.....	۲۷۳
۱.۱۴. جواب مثال‌ها و تست‌ها.....	۲۸۸
پیوست اول: آشنایی با روند طراحی، رسم چینش و استخراج عناصر مزاحم مدار با ابزار Cadence Virtuoso.....	۳۰۹
شبیه‌سازی شماتیک مدار NOT در محیط Cadence.....	۳۰۹
طراحی پیش‌پرداز مدار NOT در محیط نرم‌افزار Cadence Virtuoso.....	۳۲۳
استخراج مدارها و مقاومت‌های مزاحم چینش و شبیه‌سازی مدار با در نظر گرفتن این عناصر.....	۳۴۶
پیوست دوم: آشنایی با شبیه‌سازی مدار با نرم‌افزار HSPICE.....	۳۵۳
مروری بر نحوه باز کردن یک کد، اجرای آن و مشاهده نتایج.....	۳۵۳
منابع.....	۳۶۳
واژه‌نامه فارسی - انگلیسی.....	۳۶۷
واژه‌نامه انگلیسی - فارسی.....	۳۷۵
نمایه.....	۳۸۳

پیشگفتار

با پیشرفت روزافزون علم و صنعت در حوزه نیمه‌هادی‌ها و کاهش اندازه ویژگی^۱ و متعاقباً افزایش پیچیدگی مدارها و سیستم‌های الکترونیکی، به‌کارگیری سیستم بر تراشه^۲ به امری ضروری برای افزایش کارآمدی و کاهش هزینه ساخت و تولید تراشه‌ها مبدل شده است. از این رو، شناخت دقیق روش‌های تحلیل و طراحی و بهینه‌سازی مدارهای مجتمع بسیار پرتراکم^۳ و نیز طراحی و بهینه‌سازی چینش^۴ این مدارها از اهمیت بسیاری برخوردار است.

مهندس ماهر در حوزه‌های الکترونیک و سخت‌افزار باید به حدی از توانایی و مهارت برسد که بتواند، بدون اتکای صرف و همیشگی به ابزارهای طراحی و شبیه‌سازی کامپیوتری، رفتار یک مدار مجتمع را کارایی و نقاط قوت و ضعف آن را ارزیابی و با دیگر مدارها مقایسه کند.

باتوجه به موارد ذکرشده، ضرورت تدوین کتاب مرجعی کامل و جامع برای دروس VLSI و VLSI پیشرفته، منطبق با فصل‌های مصوب آموزش عالی، که مفاهیم پایه تا پیشرفته طراحی و ارزیابی مدارهای VLSI را پوشش دهد، آشکارا حس می‌شود.

برخی فصل‌های این ذاب، که عمدتاً مباحث عمومی مرتبط با VLSI را پوشش می‌دهند، از کتاب مرجع *CMOS VLSI Design* اثر جان پای وست^۵ و دی‌ام هریس^۶ برگرفته شده است. از این نمونه‌ها می‌توان به اصول عملکرد ترانزیستورهای MOS و اثرات کانال کوتاه و غیرایده‌آل آن‌ها، طراحی مدارهای ترکیبی ایستا و پویا، طراحی مدارهای ترتیبی و مباحث پیشرفته مرتبط با آن، ارزیابی و بهینه‌سازی تأخیر و توان و نیز طراحی و بهینه‌سازی چینش مدارهای مجتمع دیجیتال اشاره کرد.

اما، علاوه بر مباحث مرسوم و کلاسیک گفته‌شده، مباحث مهم دیگری نیز در این کتاب ارائه و به‌خوبی پوشش داده خواهد شد که، با وجود اهمیت زیاد، در مراجع دیگر کمتر درباره آن‌ها بحث و موشکافی شده است. این موضوعات شامل طراحی و بهینه‌سازی مدارهای BiCMOS، مدارهای منطقی دیجیتال مبتنی بر شبکه‌های مقاومتی-خازنی و مدارهای آستانه، مدارهای مد جریان CMOS و BiCMOS، مدارهای سه‌حالت پیشرفته و مدارهای پل CMOS هستند. این مباحث از ثمرات سال‌ها تدریس و تحقیق آقای دکتر کیوان ناوی در دانشگاه‌ها و مراکز علمی معتبر ایران است. شایان ذکر است بیش از ۶۰ درصد مطالب کتاب تألیف و حدود ۴۰ درصد آن از کتاب وست و هریس ترجمه شده است.

1. feature size

2. system on chip (SoC)

3. Very Large Scale Integrated (VLSI) circuits

4. layout

5. N.H.E. Weste

6. D.M. Harris

همچنین، به منظور تمرین و خودآزمایی و کسب آمادگی بیشتر برای دانشجویان عزیز، فصلی شامل پرسش‌های چهارگزینه‌ای مهم، که غالب آن‌ها پرسش‌های دروس VLSI و VLSI پیشرفتهٔ آزمون دکتری در رشتهٔ مهندسی کامپیوتر است، به همراه پاسخ تشریحی کامل در این کتاب آورده شده است.

اما یکی از بخش‌های مهم و جالب این کتاب معرفی و بررسی ساختار و عملکرد ادوات الکترونیکی نانومتری است. با کوچک‌شدن ابعاد فناوری MOSFET در ابعاد نانومتری، بروز مشکلات و چالش‌های مهمی نظیر افزایش چشمگیر جریان‌های نشتی، اثرات کانال کوتاه، افت محسوس کنترل گیت در ترانزیستورها و تغییرات شدید فرایند، که در این کتاب تا حدودی بررسی می‌شود، پیشرفت این فناوری را با محدودیت‌های جدی‌ای روبه‌رو ساخته است. از این‌رو، محققان در دانشگاه‌های معتبر دنیا در حال انجام دادن تحقیقاتی گسترده و امیدوارکننده بر ادوات نانومتری خانگی MOSFET هستند. از مهم‌ترین دستاوردهای جدید در این زمینه ساخت نخستین پردازندهٔ مبتنی بر نانولوله‌های کربنی در دانشگاه استنفورد است که نتایج حاصل از آن در مجلهٔ *Nature* در سال ۲۰۱۴ به چاپ رسیده است. با توجه به موارد ذکرشده، آشنایی پژوهشگران و مهندسان الکترونیک و سخت‌افزار با این ادوات نانومتری نوظهور امری بسیار ضروری به نظر می‌رسد. در این کتاب، یک فصل به‌طور جامع ساختار و ویژگی‌های این ادوات شامل ترانزیستورهای نانولولهٔ کربنی (CNTFET)، ترانزیستورهای اثر میدانی نانونوار گرافنی (GNRFET)، آتاماتای سلولی نقطهٔ کوانتومی (QD)، ترانزیستورهای تک‌الکترونی (SET) و ادوات مولکولی مبتنی بر حلقه‌های بنزنی بحث و بررسی می‌شود.

علاوه بر این، در پیوست‌های انتهای کتاب، خودآموز طراحی و ارزیابی اولیهٔ چینش سلول‌ها با استفاده از ابزار صنعتی Virtuoso شرکت Cadence در اختیار خوانندگان، احترام قرار گرفته است. این خودآموز به‌صورت گام‌به‌گام، همراه با عکس و توضیح کامل، به‌صورت گام‌به‌گام طراحی و ارزیابی چینش یک مدار را شرح می‌دهد. همچنین، خودآموز اولیهٔ شبیه‌سازی و ارزیابی کارایی مدارهای VLSI، با ابزار HSPICE، با ذکر مثال در این بخش آورده شده است.

امید است این مجموعهٔ کامل برای دانشجویان و مدرسان محترم در رشته‌های مهندسی الکترونیک و مهندسی کامپیوتر مفید واقع شود. در پایان، از همراهی جناب آقای دکتر امید هاشمی‌پور، جناب آقای دکتر سیدحسین پیشگر و اعضای محترم آزمایشگاه فناوری نانو و محاسبات کوانتومی و هستهٔ میکروالکترونیک دانشگاه شهید بهشتی بسیار سپاسگزاریم.